soc复习整.doc

第一讲 SoC设计概论 SoC基本概念- SoC关键技术分析- SoC设计方法- SoC总线结构 SoC基本概念 片上系统（System on Chip,SoC）： 在单一芯片上集成了数字电路、模拟电路、信号采集和转换电路、存储器、MPU、MCU、DSP、MPEG等，实现了一个系统的功能。 特点： 优点：体积小、功耗低、可靠性高、成本低以及更完善的功能和更高的性能指标。 缺点：复杂性上升、设计成本高、开发时间长，完全改变了先前整机系统的总体设计方案。 SoC基本结构： 片内总线专用功能模块 (ADC、DAC、PLL)存储器 （RAM、ROM） 片内总线 专用功能模块 (ADC、DAC、PLL) 存储器 （RAM、ROM） I/O接口模块 (USB、UART、Ethernet) 嵌入式 处理器核 嵌入式处理器核（如MPU、MCU或DSP）、存储器（如SRAM、SDRAM、Flash ROM） 专用功能模块（如ADC、DAC、PLL、2D/3D图形运算单元） I/O接口模块（如USB、UART、Ethernet等）等多种功能模块 片内总线（ Wishbone、Avalon等） SoC类型： 计算控制型：微处理器CPU、数字信号处理器DSP 通信网络型： 信号处理型：信号采集、编解码器、信号输出 SoC关键技术分析： 设计重用技术、低功耗设计技术、软硬件协同设计、总线架构、可测试性设计、设计验证、 物理综合 设计重用技术 基于IP的模块级重用 建立在IP核基础上的，它是将已经验证的各种超级宏单元电路模块制成芯核，方便设计时使用。 基于平台的系统级重用 平台是一组关于虚拟组件与体系结构框架的库，在平台中包含一些可集成的并且预先验证的软硬件IP、设计模型、EDA工具与软件配套工具等，同时定义了一套通过体系结构探索/集成/验证，支持快速产品开发的设计方法学。 基于IP设计重用技术的扩展，延伸了设计重用的理念，强调系统级重用。基于平台的设计方法要求提供面向特定应用领域的设计模板。 IP核 定义：经过反复验证过的、具有特定功能的，可重复利用的逻辑块或数据块，用于专用集成电路（ASIC）或者可编辑逻辑器件（FPGA）。 IP核分为：软核、固核、硬核 低功耗设计技术 软硬件协同设计 在传统的设计方法中，硬件和软件是分开进行的，最终的集成要在硬件投片完成后才能进行，在软件中不能纠正的设计错误只能通过硬件的修改和重新投片来解决，严重影响了投放市场的时间，提高了设计成本。 软硬件协同设计方法强调软件和硬件设计开发的并行性和相互反馈，克服了传统方法中把软件和硬件 分开设计带来的种种弊端，能协调软件和硬件之间的制约关系，达到系统高效工作的目的。 系统建模 目的：1、是在最高抽象层次上利用某种高级语言，描述整个系统行为，获取用户功能需求和约束要求，验证需求分析的正确性。2、在此基础上，全面描述系统功能，精确建立系统模型，深入挖掘软硬件之间的协同性。3、结果：明确体现性能描述、功能特点、技术指标、约束条件等因素。 常用模型：1、离散事件模型 2、有限状态机模型 3、通信进程网络模型 4、Petri网模型 5、任务流图模型 6、控制数据流图模型 软硬件划分技术 在系统描述与建模层次的分析结果上，将系统功能合理地划分为软件和硬件实现部分，使系统性能与成本最优。 一般考虑：速度、面积、成本、功耗 软硬件协同综合 软硬件协同综合是利用设计中的各种资源( 如系统模型、软/硬件模块等) 生成最优的通信体系结构，实现从功能-结构-实现的转换，同时满足系统性能与成本约束。 3种综合：通信体系结构综合—软硬件接口、软件综合—软件构件、硬件综合—硬件IP 软硬件协同仿真与验证 系统评估与验证是检验SoC设计的逻辑、功能、时间特性等是否满足用户需求的过程。 3级验证：模块/IP核级验证-软硬件协同仿真验证-FPGA验证 3种技术：黑、白、灰 总线架构 常采用的互连方式：单总线，多总线，片上网络 要求: 尽量简单、较为灵活、功耗低 可测试性设计（SoC面临最大的挑战：降低测试成本） SoC芯核测试方法：并行接入、串行扫描链、设计专门的测试结构 设计验证（不可或缺的重要组成部分） 目的：确保所设计的SoC满足系统规范中定义的功能要求，是保证正确性的关键 4级验证：IP核或电路模块的验证、SoC的全功能验证、软硬件协同验证、FPGA验证 物理综合 分为：初始规划、RTL规划，门级规划等多个阶段。 SoC设计方法 3种设计方法：自底向上、自顶向下、上下结合 设计流程： 算法或模型的建立行为级仿真生成门级网表文件 算法或模型的建立 行为级仿真 生成门级网表文件 RTL级描述 RTL级仿真 逻辑综合、优化 门级仿真、时序分析 行 为 描 述 系统功能描述 元器件 模型库 SoC