计数器的设计201412.ppt

数字逻辑与数字系统实验 电子电工中心 实验七：计数器的设计 掌握计数器电路的设计方法 学会利用集成计数器电路设计不同进制计数器 学会Verilog语言状态机法计数器 实验目的 实验原理 计数器的设计 1、什么是计数器 计数器可以实现计数（分频）、定时、产生节拍脉冲等。 集成计数器通常具有计数、保持、预置数、清零(置0)等多种 功能。 2、计数器分类 按进位方式，分为同步和异步计数器； 按进位制，分为模二、模十和任意模计数器； 按逻辑功能，分为加法、减法和可逆计数器； 按集成度，分为小规模与中规模集成计数器； 中规模集成计数器功能完善，具有自扩展特性，所以通用性很强。因此要求学生能看懂功能表，并且能熟练使用集成计数器。 有关计数器 实验原理 计数器的设计 同步集成计数器74LS160 74LS160是十进制同步加法计数器，具有计数、保持、预置、和清零功能 实验原理 计数器的设计 管脚 功能 管脚 功能 1 清零 9 置数信号 2 计数脉冲 10 使能 3 置数输入 11 计数输出 4 置数输入 12 计数输出 5 置数输入 13 计数输出 6 置数输入 14 计数输出 7 使能 15 进位输出 8 地 16 电源 实验原理 计数器的设计 输入变量 输出变量 说 明 CLR　 LD　 ENP ENT CP D C B A QD QC QB QA CO 0 × × × × × × × × 0 0 0 0 0 异步置0 1 0 × × ↑ d c b a d c b a CO1 CO1= ENT QDQA 1 1 1 1 ↑ × × × × 计 数 CO2 CO2= QDQA 1 1 0 × × × × × × 保 持 CO3 CO3= ENT QDQA 1 1 × 0 × × × × × 保 持 0 　 1．异步置0功能。 QDQCQBQA=0000。2．同步并行置数功能。CLR=1、LDN =0时，在CP上升沿作用下， QDQCQBQA=dcba。3．计数功能。 CRN =LDN =1;ENP =ENT =1时，在CP的作用下，按照8421BCD码进行十进制加法计数。4．保持功能。当CRN =LDN =1、且ENP · ENT = 0时，计数器状态保持不变。 实验内容1 计数器的设计 1.1 74160十进制计数器测试 实验内容1 计数器的设计 1.2 74160十进制计数器仿真波形图 实验内容1 计数器的设计 1.3 74160十进制计数器仿真测试表1 clk Q[4] Q[3] Q[2] Q[1] RCO 0 0 0 0 0 实验内容2 计数器的设计 2.1 六进制计数器的设计方法—清零法仿真电路 第一种：清零法 实验内容2 计数器的设计 2.2 六进制计数器的设计方法—清零法仿真图 第一种：清零法 实验内容2 计数器的设计 2.3 六进制计数器的设计方法—清零法完整下载电路 第一种：清零法 实验内容2 计数器设计 2.4 清零法六进制计数器测试 实验步骤： 新建项目或打开项目 --*.qpf； 新建原理图文件--*.bdf； 编译；建仿真波形文件--*.vwf； 分配管脚:为输入输出信号分析管脚，编译，生成_*.sof文件，下载。 实验内容2 计数器的设计 2.5 清零法六进制计数器测试表2 clk Q[3] Q[2] Q[1] Q[0] 0 0 0 0 注意：LED灯亮输出记为“0”，否则记“1” 实验内容3 计数器的设计 第二种：置数法 3.1 六进制计数器的设计方法—置数法仿真电路 实验内容2 计数器的设计 3.2 六进制计数器的设计方法—置数法仿真图 第二种：置数法 实验内容3 计数器的设计 3.3六进制计数器的设计方法—置数法数码显示完整电路 实验内容3 计数器的设计 3.4 置数法六进制计数器测试表2 clk 数码显示输出 实验内容4 计数器的设计 4.1 Verilog语言设计计数器——状态机法设计星期电路 利用状态机法设计星期电路，要求显示星期1、2、3、4、5、6及星期日（可用数字8代替）； 状态机法：always加case语句，即可实现状态转移图的描述。 星期的状态转移图为： 实验内容4 计数器的设计 always @(posedge clk ) begin if(~PR) week=s1; else begin case(state) s1: begi