=电子系统EDA实验报告.doc

实验一 3-8译码器和模13BCD码计数器 实验目的： 练习使用MAX-PLUS II软件进行设计输入、设计仿真； 掌握基本组合逻辑电路和基本时序电路的实现方法。 实验原理： 1、3-8译码器是常用的组合逻辑电路，其功能是对输入码（3位码）进行译码，其真值表见表1-1： 2、模13BCD码计数器是基本时序电路，其功能是对输入脉冲进行计数， 其真值表见表1-2. 表1-1 3-8译码器真值表 输入 输出 C B A 0 0 0 0 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 表1-2 模13BCD码计数器真值表 输入 输出 CLK CLR × 1 0 0 0 0 0 0 0 0 ↑ 0 0 0 0 0 0 0 0 1 ↑ 0 0 0 0 0 0 0 1 0 ↑ 0 0 0 0 0 0 0 1 1 ↑ 0 0 0 0 0 0 1 0 0 ↑ 0 0 0 0 0 0 1 0 1 ↑ 0 0 0 0 0 0 1 1 0 ↑ 0 0 0 0 0 0 1 1 1 ↑ 0 0 0 0 0 1 0 0 0 ↑ 0 0 0 0 0 1 0 0 1 ↑ 0 0 0 0 1 0 0 0 0 ↑ 0 0 0 0 1 0 0 0 1 ↑ 0 0 0 0 1 0 0 1 0 ↑ 0 0 0 0 0 0 0 0 0 设计任务和要求： 实现表1-1功能的3-8译码器，并进行功能仿真和时序仿真； 实现表1-2功能的模13BCD码计数器，异步清零，上升沿触发； 用原理图出入设计方法。 实验步骤 实现表1-1功能的3-8译码器，并进行功能仿真和时序仿真。 3-8译码器原理图输入如图（1） 图（1）3-8译码器原理图 3-8译码器功能仿真如图（2） 图（2）3-8译码器功能仿真 3-8译码器时序仿真如图（3） 图（3）3-8译码器时序仿真 实现表1-2功能的模13BCD码计数器，异步清零，上升沿触发； 13BCD码计数器原理图输入（异步清零法）如图（4） 13BCD码计数器功能仿真 如图（5） 图（5）13BCD码计数器功能仿真 13BCD码计数器时序仿真 如图（6） 图（6）13BCD码计数器时序仿真 图（7）13BCD码计数器时序仿真局部放大 实验总结 这次实验让我熟悉了MAX-PLUS II软件的设计输入、设计仿真操作，分清了功能仿真和时序仿真的不同之处。通过这次实验，让我对MAX-PLUS II软件有了初步认识。本次实验电路不算太复杂，但要较好的运用数字电路的知识才能做好。 思考题 功能仿真和时序仿真有何不同？为什么？ 答：由图（5）（6）（7）中可知时序仿真中的波形有一小段时间比功能仿真中的波形多了一个BCD码——13。因为功能仿真只是考虑元件的理想功能，而时序仿真考虑到实际元器件的信号延时、输入/输出时间的延时、触发器的建立/保持时间、寄存器的性能等等。 在本实验的模13BCD码计数器的设计中，由于设计方案采用的是异步清零法，清零信号不受时钟信号控制，电路容易有误操作，可把电路接为同步置零（如图（8）），提高电路可靠性。 图（8）电路同步置零接法 实验二 数字跑表 实验目的： 1、学会利用MAX+PLUS II的宏单元和所学的数字电路的知识，搭建复杂一点的数字电路或系统； 2、学会使用EDA实验箱，下载验证所设计电路。 实验原理： 数字跑表是体育竞赛常用计时工具，一般精确到1/100秒。图2-1为数字跑表的输入输出示意图。输入有三个信号，第1个信号为CLK，是基准时钟，周期为1/100秒；第2个信号（或键）是清零信号，CLR=1（或按下该键）时清零，CLR=0（或释放该键）时跑表从0开始计数；第3个信号是暂停信号（或键），当PAUSE=0（或按下该键）时跑表暂停计数，PAUSE=1（或释放该键时）跑表从当前值开始继续计数。输出分别为分钟，秒钟和百分秒的BCD码，各用二位数码管显示。 图2-1 数字跑表输入输出示意图 设计任务和要求： 1、设计上述功