2010年设计题目1.pptVIP

  1. 1、本文档共22页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
2010年设计题目1

频率综合技术概述 频率可变的振荡源 通过改变R,L,C元件参数改变正弦振荡的频率 通过改变充放电电流改变振荡频率 改变R 改变L 改变C 改变电流 压控振荡器VCO 用斜波扫描电压(流)控制产生扫频振荡器 用于频率稳定度和精度仪器不高的场合 频率合成技术 间接合成法------锁相环 PLL 直接模拟合成法(早期的直接合成法)------通过模拟电路实现多级的连续混频 分频,获得很小的频率步进,电路复杂,不易集成 直接数字合成法------DDS VCO--用电压(流)控制振荡频率 频率综合技术概述 开环VCO的频率稳定度和频率精度较低 PLL使输出频率的稳定度和精度,接近参考振荡源(通常用晶振) PLL的构成 PLL DDS 1971年,由J.Tierney 和C.M.Tader 等人在 “A Digital Frequency Synthesizer”一文中首次提出了DDS的概念, DDS或DDFS 是 Direct Digital Frequency Synthesis 的简称 通常将此视为第三代频率合成技术. 它突破了前两种频率合成法的原理,从”相位”的概念出发进行频率合成. 这种方法不仅可以产生不同频率的正弦波,而且可以控制波形的初始相位. 还可以用DDS方法产生任意波形(AWG) 累加器的工作示意图 DDS AD公司的产品 AD9859 400 MSPS 10-Bit DAC 1.8 V CMOS Direct Digital Synthesizer AD9951 400 MSPS 14-Bit DAC 1.8 V CMOS Direct Digital Synthesizer AD9952 400 MSPS 14-Bit DAC 1.8 V CMOS Direct Digital Synthesizer with High Speed Comparator AD9953 400 MSPS 14-Bit DAC 1.8 V CMOS Direct Digital Synthesizer with 1024x32 RAM AD9954 400 MSPS 14-Bit DAC 1.8V CMOS Direct Digital Synthesizer with 1024x32 RAM, Linear Sweep Block, And High Speed Comparator 实现DDS的几种技术方案 1, 采用高性能DDS单片电路的解决方案 2, 采用分立IC电路系统实现,一般有 CPU,RAM,ROM,D/A,CPLD,模拟滤波器等 组成 3, CPLD,FPGA实现 DDS作为一种先进的信号产生技术已经广泛应用于各个方面. 信号源仪器,测量分析仪器,通讯,数字信号处理,工业控制,软件无线电 等 * 改变R 改变L 改变C 改变电流 PLL框图如下: 在反馈环路中插入频率运算功能, 即可改变PLL的输出频率. 有三种频率运算方式: 倍频 分频 混频 分别进行频率的 × ,÷, ± 运算 上述运算由模拟和数字电路混合实现, 由数字鉴相器,数字分频器,压控振荡器和 模拟环路滤波器组成. 输出频率分别为参考频率的 N倍, 1/N, ±FL 为了使输出频率有更高的分辨率,常用到多环频率合成和小数分频等技术. 随着频率分辨率的提高,PLL的锁定时间也越长,频率变化越慢. 工作过程为: 1, 将存于数表中的数字波形,经数模转换器D/A,形成模拟量波形. 2, 两种方法可以改变输出信号的频率: (1),改变查表寻址的时钟CLOCK的频率, 可以改变输出波形的频率. (2), 改变寻址的步长来改变输出信号的频率.DDS即采用此法. 步长即为对数字波形查表的相位增量.由累加器对相位增量进行累加, 累加器的值作为查表地址. 3, D/A输出的阶梯形波形,经低通(带通)滤波,成为质量符合需要的模拟波形. ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 设相位累加器的位宽为2N, Sin表的大小为2p,累加器的高P

文档评论(0)

qianqiana + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:5132241303000003

1亿VIP精品文档

相关文档