verilog数字时钟源程序分频模块计时模块子函数调用及测试模块.doc

verilog数字时钟源程序分频模块计时模块子函数调用及测试模块.doc

  1. 1、本文档共11页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
verilog数字时钟源程序分频模块计时模块子函数调用及测试模块

分频 module clkgen (clock,reset,clkdiv,clk500); input clock,reset; output clkdiv; output clk500; reg [31:0] counter1; reg clkdiv; reg clk500; reg [31:0] counter0; /********??1HZ?????*********/ always@(posedge clock) if(reset) begin clkdiv=0; counter0=0; end else if(counter0==24d4) begin counter0=0; clkdiv=~clkdiv; end else begin counter0=counter0+1; clkdiv=clkdiv; end /********??500HZ?????*********/ always@(posedge clock ) if(reset) begin clk500=0; counter1=0; end else if(counter1==24d2) begin counter1=0; clk500=~clk500; end else begin counter1=counter1+1; clk500=clk500; end endmodule 计数 module jishu24(clkdiv,clear,second,s_carry,minute,m_carry,hour,sL,sH,mL,mH,hL,hH); input clkdiv,clear; output [5:0] second,minute; output [4:0] hour; output s_carry,m_carry; output sL,sH,mL,mH,hL,hH; reg s_carry,m_carry; reg [5:0] second,minute; reg [4:0] hour; reg sL,sH,mL,mH,hL,hH; always@(posedge clkdiv or clear) if(clear) second=0; else if(second!=6b111011) begin second=second+1; s_carry=0; end else begin second=0; s_carry=1; end always@(posedge s_carry or clear) if(clear) minute=0; else if(minute!=6b111011) begin minute=minute+1; m_carry=0; end else begin minute=0; m_carry=1; end always @(posedge m_carry or clear) if(clear) hour=0; else if(hour!=5b10111) begin hour=hour+1; end else begin hour=0; end always@(posedge second) begin sL=second%10; sH=second/10; end always@(posedge minute) begin mL=minute%10; mH=minute/10; end always@(posedge hour) begin hL=hour%10; hH=

文档评论(0)

docman126 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档