§评估和理解性能.ppt

2005 §4 评估和理解性能 §4 评估和理解性能 4.1 概述 4.2 CPU的性能和影响因素 4.3 性能评估 4.4 实例：两个SPEC基准测试以及 新型Intel处理器的性能评价 4.5 计算机系统的可靠性 §4 评估和理解性能 4.1 概述 4.1 概述 计算机设计目标： 高速 影响因素：硬件、指令系统、编译器、软件 系统复杂 → 评价难度高 如何评价？ 应用不同，立足点不同 台式机、服务器、嵌入式系统所采用的性能评价机制和基准测试程序各不相同 用户程序和OS共享处理器 4.1 概述 一、性能定义 性能X= 1 / 执行时间X 性能越高越好 性能比: n＝性能X/性能Y ＝执行时间Y／执行时间X 相对性能：评价一台计算机的性能通常参照 另一台计算机的性能，可用性能 比来表示 强实时系统和弱实时系统 4.1 概述 二、性能测量 CPU时间：计算机完成一个任务，CPU所耗用的 时间 · 用户CPU时间：运行用户程序代码所花的时间 · 系统CPU时间：运行操作系统代码所花的时间 后者在多用户下很难区分 §4 评估和理解性能 4.1 概述 4.2 CPU的性能和影响因素 4.2 CPU的性能和影响因素 一、CPU时钟： 时钟定义了规则的时间间隔 CPU执行程序时将所做的工作分解为一系列基本 步骤，每个步骤均在一个时钟周期内完成。 CPU频率（R）：衡量CPU性能的重要参数 例）500MHz 2.8GHz 3.0GHz 4.2 CPU的性能和影响因素 二、提高性能： 衡量公式： Tcpu=（N?CPI）/R Tcpu：CPU时间； N： 编译后目标程序的总指令数； CPI：执行每条指令所需的平均时钟周 期数； R： 时钟频率 高性能 ? 减少T ? N?、CPI?、R? 二、提高性能 ? 减少CPI值 流水线操作： 增加部件，使连续指令叠加执行 超标量操作 两条以上的指令流水线，达到更高度的并发性 存储器结构：减少延迟等待时间 指令集： RISC： CPI ?，但 N ? CISC： N ?，但 CPI ? 二、提高性能 ? 减少N值 编译器 优化编译，一个高质量的编译器一定与处理器体系结构紧密相关，通过设计的相互协调，达到最佳效果。 二、提高性能 CPI与许多设计细节密切相关，测量比较困难 可采用以下方法得到： · 通过仿真实验测试 · 通过硬件计数器测定 · 通过公式估算 CPU时钟周期数 = ∑（CPIi×Ci） Ci: 程序执行中第i类指令的条数 CPIi: 该类指令执行时所需的平均时钟周期数 n： 指令类别的数目 二、提高性能 例1）代码优化 两段代码执行参数： 比较两段代码 4.2 CPU的性能和影响因素 三、吞吐率 MIPS： 每秒百万条指令数 计算机每秒可执行的指令数 MIPS=执行的指令数 /（执行时间×106) MFLOPS：每秒百万次浮点运算数 计算机每秒可执行的浮点运算次数 注意： · MIPS仅反映了执行指令的速率，但未考虑指令功能 · 在同台机器上，不同程序的MIPS是不同的 · MIPS有可能和机器的性能成反比 三、吞吐率 例2）两个不同的编译器对同一段程序进行编译 参数： 4.2 CPU的性能和影响因素 四、性能平衡 当代处理器所采用的若干技术 ? 转移预测（Branch Prediction） 可提前预测多条执行分支，使处理器能正确地预 取指令，以减少处理器的等待时间 数据流分析（Data Flow Analysis） 处理器分析指令所依赖的数据，数据准备好，可 不按原程序的顺序执行，优化指令调度 推测执行（Speculative Execution） 使用转移预测和数据流分析，使程序在实际执行 之前即已“推测执行”，并暂存结果，使处理器的 执行机制尽可能保持繁忙 四、性能平衡 处理器性能发展迅速 其他部件性能发展跟不上需要 四、性能平衡 CPU与存储器 · 增加总线的数据宽度，以增加每次访问的位数 · 在DRAM芯片中加入高速缓存，提高芯片性能 · 在CPU与主存间加入高速缓存，提高