二十四秒计时器.docVIP

篮球24秒计时器 一、概述 24秒计时器，显示24秒倒计时功能，系统设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能；在直接清零时，数码管显示器全部显示为0；计时器为24秒递减计时，其计时间隔为1秒；计时器递减计时到零时，数码显示器不灭灯，同时发出光电报警信号等。 二、方案论证 5部分（如图1所示）。其中，计数器电路和控制电路时系统的主要部分。计数器电路完成24s倒计时功能，而控制电路具有直接控制计数器的启动记数、暂停、连续计数、译码显示电路的显示和灭灯功能。为了满足系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系。在操作直接清零开关时，要求计数器清零，数码显示器显示零。当启动开关闭合时，控制电路应封锁时钟信号CP，同时计数器完成置数功能，译码显示电路显示24S字样；当启动开关断开时，计数器开始计数；当暂停。连续开关拨在暂停位置上时，计数器停止计数，出于保持状态；当暂停、连续开关拨在连续时，计数器继续递减计数。 图1 计时器方框图 三、电路设计5部分组成。 1.秒脉冲发生电路 如图2，由NE555构成的多谐振振荡器，接通电源后，电容C1被充电，VC上升，当VC上升到2/3VCC时，触发器被复位，此时V0为低电平，电容C通过R2和T放电，使VC下降，当下降至1/3 VCC时，触发器又被置位，V0翻转为高电平。当C放电结束时， VCC将通过R2和R3向电容器充电，VC由1/3VCC上升到2/3VCC。当VC上升到2/3VCC时，触发器又发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为： f=1.43/[(R3+2R2)C]。 定时元件为15kΩ、为68kΩ、C1为10μF，产生1Hz的标准脉冲信号。 图2 秒脉冲发生电路图 2.单元译码显示电路 该电路主要由两片71LS192构成。74LS192是双时钟方式的十进制可逆计数器。 CPU为加计数时钟输入端，CPD为减计数时钟输入端。LD为预置输入控制端，异步预置。CR为复位输入端，高电平有效，异步清除。CO为进位输出：1001状态后负脉冲输出，BO为借位输出：0000状态后负脉冲输出。管其他输入端为何值，输出端a~g均为低电平，这可使共阴显示器熄灭。另外，该端还有第二个功能─灭零信号输出端，当该位输入的A、B、C、D=0000时，此时输出低电平；在该设计中，利用芯片的减计数功能，即时钟脉冲从cpd输入，而cpu接高电平。采用两片芯片级连的方式，低位的借位信号作为高位的时钟信号。高位的借位信号通过与非门控制地位的CP输入，从而当倒计时为00时达到停止计数的目的。置数采用8421BCD码，24转化为8421BCD码 图3 译码显示电路 3.控制电路 次控制电路可以完成以下四项功能： （1）操作“清零”开关J1，计数器清零； （2）闭合“启动”开关J2，计数器应完成置数功能，显示器显示24； （3）当“启动”开关J3时，计数器开始进行递减计数； （4）“暂停/连续”开关J3处于“暂停”时，计数器暂停计数，显示器保持不变，当此开关处于“连续”时，计数器继续累计计数； （5）计数器递减到零时，控制电路应发出报警信号，计数器保持零状态不变，同是报警电路工作。 四、性能的测试1.控制计时器的直接清零功能 操作“清零”开关J1，计数器清零；打开闭合“启动”开关J2，计数器完成置数功能，显示器显示24。“启动”开关J3，金属漆开始进行递减计数。计时器的计时功能如图4所示 图4 计时器的清零 2.控制计时器的暂停/连续功能 “暂停/连续”开关J3处于“暂停”时，计数器暂停计数，显示器保持不变，当此开关处于“连续”时，计数器继续累计计数。计时器的暂停连续功能如图5所示： 图5 计时器的暂停/连续 3.发光电报警信号 图6 发光电报警信号 五、结论六、性价比 七、课设体会及合理化建议?要熟练地掌握课本上的知识，这样才能对试验中出现的问题进行分析解决。留给我印象最深的是要设计一个成功的电路，必须要有耐心，要有坚韧的毅力。设计过程中，我深刻的体会到在设计过程中，需要反复实践，其过程很可能相当烦琐，有时花很长时间设计出来的电路还是需要重做。总体来说，这次实习我受益匪浅。在摸索该如何设计电路使之实现所需功能的过程中培养了我的设计思维，增加了实际操作能力。在让我体会到了设计电路的艰辛的同时，更让我体会到成功的喜悦。 参考文献 [1] 阎石主编. 数字电子技术. [M]北京：高等教育出版社，2006年 [2] 陈振官等编著. 新颖高效声光报警器. [M]北京：国防工业出版社2005年 附录I 总电路图