第6章EDA应用工具深入(宏功能模块).ppt

第6章;计数器模块 乘法器模块 锁相环模块 存储器模块 其他模块;LPM(参数可设置模块库);LPM概述 ; 宏功能模块概述 ;宏功能模块概述 ;宏功能模块概述 ;算数运算模块库 ;参数化乘法器lpm_mult宏功能模块的基本参数表;（1）调用lpm_mult;（2）lpm_mult参数设置;（3）编译仿真;4.3 计数器模块;计数器模和控制端口设置 ;更多控制端口设置;模24方向可控计数器电路; 参数化锁相环宏模块altpll以输入时钟信号作为参考信号实现锁相，从而输出若干个同步倍频或者分频的片内时钟信号。与直接来自片外的时钟相比，片内时钟可以减少时钟延迟，减小片外干扰，还可改善时钟的建立时间和保持时间，是系统稳定工作的保证。不同系列的芯片对锁相环的支持程度不同，但是基本的参数设置大致相同，下面便举例说明altpll的应用。 ;（1）输入altpll宏功能模块;锁相环控制信号设置 ;输入时钟设置 ;（2）编译???仿真; ROM（Read Only Memory，只读存储器）是存储器的一种，利用FPGA可以实现ROM的功能，但其不是真正意义上的ROM，因为FPGA器件在掉电后，其内部的所有信息都会丢失，再次工作时需要重新配置。 Quartus II提供的参数化ROM是lpm_rom，下面用一个乘法器的例子来说明它的使用方法，这个例子使用lpm_rom构成一个4位×4位的无符号数乘法器，利用查表方法完成乘法功能。;数据线、地址线宽度设置 ;控制端口设置 ;添加.mif文件; 如下图所示就是基于ROM实现的4位×4位的无符号数乘法器电路图，其参数设置为： LPM_WIDTH=8 LPM_WIDTHAD=8 LPM_FILE=mult_rom.mif;仿真结果;4.7 其他模块;计数器74161设计举例 ;仿真结果;4.1 采用Quartus II软件的宏功能模块lpm_counter设计一个模为60的加法计数器，进行编译和仿真，查看仿真结果。 4.2 采用Quartus II软件的宏功能模块lpm_rom，用查表的方式设计一个实现两个8位无符号数加法的电路，并进行编译和仿真。 4.3 先利用LPM_ROM设计4位×4位和8位×8位乘法器各一个，然后用Verilog语言分别设计4位×4位和8位×8位乘法器，比较两类乘法器的运行速度和资源耗用情况。 4.4 用数字锁相环实现分频，假定输入时钟频率为10MHz，想要得到6MHz的时钟信号，试用altpll宏功能模块实现该电路。