第章安腾高性能处理机体系结构.ppt

第九章 安腾高性能处理机体系结构 本章学习要求： 了解高性能处理机体系结构的发展过程； 理解安腾体系结构的基本设计思想。 第九章安腾高性能处理机体系结构 高性能处理机体系结构的演变 安腾体系结构的基本设计思想 安腾指令系统结构 指令级并行机制 双核安腾处理机的组成 9.1高性能处理机体系结构的演变 一、IA体系结构的历史演变 二、英特尔64位处理机的两种体系结构 一、IA体系结构的历史演变 IA32体系结构：IA32家族中的第一款32位微处理机流水技术 IA32体系结构仍是基于CISC架构的处理机。 Pentium体系结构:CISC外壳加RISC内核的结构 二、英特尔64位处理机的两种体系结构 1、64T(英特尔64):基于显式并行指令计算EPIC（Explicitly Parallel Instruction Computing）技术的IA64体系结构,不与IA32指令系统的兼容性。 2、安腾体系结构:与IA32指令系统的兼容性。 9.2安腾体系结构的基本设计思想 安腾体系结构脱离了IA32 CISC体系结构的束缚，但并没有完全照搬RISC处理机的设计思想。EPIC既不是RISC，也不是CISC，而是一种吸收了CISC和RISC两者长处的全新的体系结构。 主要体现在以下几个方面： 显式并行指令计算(EPIC)技术 超长指令字(VLIW)技术 分支推断技术 推测技术 软件流水技术 寄存器堆栈技术 1、显式并行指令计算(EPIC)技术 安腾的指令中设计了属性字段，用于指明哪些指令可以并行执行。这些属性信息并不是在指令执行过程中由处理机判定后获得的，而是由编译程序在编译时通过对源代码的分析获取指令级的并行性信息，并填写到执行代码中。 EPIC技术则充分利用现代编译程序强大的对程序执行过程的调度能力，从而确定哪些指令可以并行执行，然后把并行指令放在一起并重新排序，提取并调度其指令级的并行，并将这种并行性通过属性字段“显式”地告知指令执行部件。 2、超长指令字(VLIW)技术 超长指令字(VLIW)技术是提高计算机系统并行性的有效手段。VLIW系统中指令字长可多达几百位，编译器经过优化，能将多条能够并行执行的指令合并成一个具有多个操作码的超长指令字，控制多个独立的功能部件工作。 EPIC是基于超长指令字的设计。 通过将多条指令放入一个超长指令字，能有效提高处理机内各个执行部件的利用率。 3、分支推断技术 技术能将传统的“ifthenelse”分支结构转变为无分支的顺序/并行代码，以避免由于错误预测分支而付出代价。 采用了推断技术后，原有的转移指令被转换成条件执行指令。原有的转移指令的所有的分支都被并行执行，无论哪条分支将被命中，都不会出现流水线断流现象，故消除了因分支预测失误而重新装载流水线导致的低效率现象。 4、推测技术 推测技术，包括控制推测和数据推测，以减少存储器访问响应时间的影响。 控制推测技术和数据推测技术允许提前执行从内存单元至通用寄存器的取数指令。当程序中有分支时，控制推测技术将位于分支指令之后的取数指令提前若干周期执行，以此消除访存延时，提高指令执行的并行度。 推测技术避免了cache命中失败而导致访存延迟的损失，消除了因处理机空闲而导致的并行性降低的缺憾。 5、软件流水技术 安腾体系结构提供了很强的硬件支持，使循环执行过程中一次循环的代码执行与下一次循环代码的执行在时间上部分重叠，也即下一个循环步可以在上一个循环步结束前开始执行。 安腾体系结构引入了新机制来支持软件流水，包括自动寄存器重命名、推断执行和特殊的循环终止指令。因此，安腾处理机能够通过旋转寄存器机制为每个循环步提供自己的寄存器，并且不需要把循环扩展开来。 安腾体系结构中硬件对编译器管理软件流水线的支持使得编译器能够生成精简的代码，以高度并行的方式实现循环操作。 6、寄存器堆栈技术 安腾处理机利用128个通用寄存器中的96个堆栈寄存器实现寄存器堆栈，并在处理机内部设置一个寄存器堆栈引擎RSE来管理寄存器堆栈。当96个堆栈寄存器不够用时，寄存器堆栈引擎能够自动将寄存器堆栈与内存储器对接，将寄存器堆栈溢出的数据转移到内存储器中保存，或在寄存器堆栈弹出数据时执行反向操作。 9.3 安腾指令系统结构 一、执行单元与指令类型 为提高并行处理能力，安腾处理机内部设置了多个执行单元。这些执行单元被分为四类： I单元 M单元 B单元 F单元 二、安腾寄存器结构 与RISC体系结构类似，安腾体系结构大量使用寄存器操作;见下一页图 只有取数load和存数store指令才能够访问内存，所有其他指令都在寄存器上操作。 在以安腾为基础的处理机内，用户可直接使用的寄存器数量甚至大大超过了主流RISC处理机。 一方面可以加快数据存取的速度，减少