- 1、本文档共106页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
已看第五章VHDL有限状态机设计概要
VHDL有限状态机设计;内容;1 有限状态机的基本概念;1 有限状态机的基本概念;1 有限状态机的基本概念;1 有限状态机的基本概念;1 有限状态机的基本概念;1 有限状态机的基本概念;1 有限状态机的基本概念;1 有限状态机的基本概念;1 有限状态机的基本概念;1 有限状态机的基本概念;1 有限状态机的基本概念;1 有限状态机的基本概念;1 有限状态机的基本概念;1 有限状态机的基本概念;1 有限状态机的基本概念;1 有限状态机的基本概念;1 有限状态机的基本概念;1 有限状态机的基本概念;1 有限状态机的基本概念;1 有限状态机的基本概念;1 有限状态机的基本概念;1 有限状态机的基本概念;1 有限状态机的基本概念;1 有限状态机的基本概念;1 有限状态机的基本概念;2 状态机的基本描述方式;2 状态机的基本描述方式;2 状态机的基本描述方式;2 状态机的基本描述方式;2 状态机的基本描述方式;ENTITY smtest IS
PORT(
a : IN std_logic;
b : IN std_logic;
clk : IN std_logic;
rst : IN std_logic;
x : OUT std_logic;
y : OUT std_logic
);
-- Declarations
END smtest ;
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_arith.all;
ARCHITECTURE fsm OF smtest IS
TYPE STATE_TYPE IS (
s0,
s1,
s2
);
-- Declare current and next state signals
SIGNAL current_state : STATE_TYPE;
SIGNAL next_state : STATE_TYPE;
BEGIN
-----------------------------------------------------------------
clocked_proc : PROCESS (
clk,
rst
)
-----------------------------------------------------------------
BEGIN
IF (rst = 0) THEN
current_state = s0;
ELSIF (clkEVENT AND clk = 1) THEN
current_state = next_state;
END IF;
END PROCESS clocked_proc;
-----------------------------------------------------------------
nextstate_proc : PROCESS (
a, b, current_state )
--------------------------------------------------------------
BEGIN
CASE current_state IS
WHEN s0 =
IF (b=1) THEN
next_state = s2;
ELSIF (a=1) THEN
next_state = s1;
ELSE
next_state = s0;
END IF;
WHEN s1 =
IF (a=1) THEN
next_state = s2;
ELSIF (b=1) THEN
next_state = s0;
ELSE
next_state = s1;
END IF;
WHEN s2 =
next
文档评论(0)