THUMP-CMP：基于THUMP107的片上多处理器.pdfVIP

THUMP-CMP ：基于THUMP107 的片上多处理器 1 1 2 陈建党 ，郭松柳 ，汪东升 1清华大学计算机科学与技术系（100084 ） 2 清华大学信息技术研究院（100084 ） E-mail：cjd8505@126.com 摘 要：本文介绍了清华大学Microprocessor 与SoC 研发中心开发的THUMP-CMP 系统。 该系统在单个芯片上集成了两个高性能的THUMP107 微处理器内核和两级的Cache 结构以 开发线程级并行性。THUMP107 微处理器内核指令集兼容MIPS32 ，采用了全新的7 段流水 线结构；两级Cache 都采用了哈佛结构，一级数据Cache 和指令Cache 为内核私有，大小均 为4k 字节；二级数据Cache 和指令Cache 为两个内核共享，大小均为16k 字节；整个Cache 系统采用片内共享监听总线写更新协议保证Cache 一致性。 关键词：THUMP-CMP THUMP107 Wishbone 总线 总线接口单元 SimCMP 1. 引言 过去的20年间，半导体工艺技术的进步使得微处理器的性能不断提升。每次芯片集成度 的提高，都为微处理器体系结构的革新提供了机会。片上多处理器（CMP ）是在90年代后 期提出来的一种可以有效利用芯片上晶体管资源、提高系统性能的体系结构[1] 。它的基本思 想是将多个微处理器内核集成到一块芯片上，具有控制逻辑简单、高主频和低通信延迟的优 点[2] 。 清华大学嵌入式微处理器芯片设计为国家重点 “863”项目。清华大学已经成功开发出 具有自主知识产权的MIPS 4Kc架构 的32位微处理器——THUMP107 。THUMP107是一款高 性能、低功耗的嵌入式微处理器，其指令集与MIPS32完全兼容，在MIPS32 4Kc上运行的代 码可以直接移植到THUMP107上执行，而不需要额外的移植开销。为适应嵌入式应用领域大 量的信号与图形处理的要求，THUMP107特别提供了高效的处理模块给予支持。THUMP107 采用了全新的7级流水结构，并且使用超流水线和分支预测等技术进一步提高微处理器性能。 片上多处理器设计为清华大学嵌入式微处理器芯片设计项目的一个延伸，THUMP-CMP 则是这个项 目中要实现的一个原型系统。该系统中，将两个THUMP107 内核和两级Cache结 构集成在一个芯片上，以开发线程级并行性。本文将对THUMP-CMP 的系统结构作一个总体 的介绍并简要论述在整个设计过程中所考虑的因素。 2. THUMP-CMP 的系统结构 2.1 总体结构 图1是THUMP-CMP 的整体结构图。THUMP-CMP包括两个THUMP107 内核、片上的两 级Cache结构和总线接口单元（BIU ）。THUMP107 内核实现了32位的MIPS32 4Kc指令，完 全兼容MIPS32 指令集；每个内核都包含一个4K 字节的指令Cache和一个4K 字节的数据 Cache，内核之间通过互发中断和共享片上的二级Cache进行通信；两级的Cache结构使用“写 通过—写回”策略，即一级Cache写通过，二级Cache写回；片内还包括连接两级Cache和实 现片内共享监听总线写更新协议的总线系统，由两条128位的READ/PLACE总线和一条32位 的WRITE THROUGH总线构成；总线接口单元 （BIU ）负责产生诸如内存访问等的外部接口 信号，同时实现二级Cache 的写回策略。 - 1 - CMP核心 其他 其他 执行核心A 执行核心B 处理部件