接口华工6-2.ppt

2.? 地址译码电路的设计 存储地址译码电路的设计的步骤如下： ①根据系统中实际存储器容量，确定存储器在整个寻址空间中的位置； ②根据所选用存储芯片的容量，画出地址分配图或列出地址分配表； ③根据地址分配图或分配表确定译码方法并画出相应的地址位图； ④选用合适器件，画出译码电路图。 例1：某微机系统地址总线为16位，实际存储器容量为16KB，ROM区和RAM区各占8KB。其中，ROM区采用容量为2KB的EPROM芯片，RAM区采用容量为1KB的静态RAM芯片。试设计该存储器的地址译码电路。 按照设计的一般步骤，设计过程如下： (a)该系统的寻址空间最大为64KB，假定实际存储器占用最低16KB的存储空间，即地址为0000H～3FFFH。其中0000H～1FFFH为EPROM区，2000H～3FFFH为RAM区。 (b)根据所采用的存储芯片容量，可画出地址分配图如图6.8所示；地址分配表如表6.4所示。 (c)确定译码方法并画出相应的地址位图。地址分配图和分配表给出了实际存储器的地址空间以及各存储芯片对应的地址范围。每片EPROM芯片的容量为2KB，需要11位片内地址；RAM芯片容量为1KB，需要10位地址。对这类译码问题通常有两种解决方法：一种方法是设计各自独立的译码电路分别产生各自的片选信号；另一种方法是分两次译码，即先按芯片容量大的进行一次译码，将一部分输出作为大容量芯片的片选信号，另外一部分输出则与其他相关地址一起进行二次译码，产生小容量芯片的片选信号。本例采用二次译码法。地址位图如图6-9所示。 （d）根据地址位图，则相应地译码电路图如图6.10所示。 三、存储器与控制总线、数据总线的连接 1、存储器与控制总线的连接 存储器的控制信号有片选信号和读/写控制信号。 ROM只有读操作。通常把片选和ROM的读信号用一线进行控制。 RAM有读/写操作。有的RAM只需用二线控制读/写操作（CS和WE）；有的RAM芯片需用三线来控制读/写操作（CS、OE和WE）。 2、存储器与数据总线的连接 在微机系统中，数据是以字节为单位进行存取的，因此内存必须以8位为一个存储单元，对应一个存储地址。当用字长不足8位的芯片构成内存储器时，必须用多片合在一起，并行构成具有8位字长的存储单元。 6.3 主存储器接口 在微机系统中，组成主存储器的存储芯片类型不同，其接口特性不同。 一、EPROM与CPU的接口 目前，广泛使用的典型EPROM芯片有Intel公司生产的2716、2732、27128、27256、27512等，其容量分别为2K×8位至64K×8位。 1、芯片特性 2716是一种存储容量为16K位（2K×8），存取时间约450ns的ERPOM芯片。其外部引脚排列图和内部结构框图如图6-11所示。 2716芯片引脚如表6-5所示。 2、接口方法 Intel2716芯片与8位CPU的连接方法如图6-12所示的3种方法。 3、接口举列 （1）要求 用2716为某8位微机处理器设计一个16KB存储器。已知该微处理器地址线为A0-A15，数据线为D0-D7，“允许访存”控制信号M，读出控制信号RD。画出EPROM与CPU的连接框图。 （2）分析 一片2716为2KB，需要8片2716。存储器与CPU的连接框图如图6-13所示。 二、SRAM与CPU的接口 常用的SRAM芯片有Intel公司生产的2114、2128、6116、6264等。下面说明SRAM的芯片特性和接口方法。 1、芯片特性 Intel2114是一种存储容量为1K×4位，存取时间最大为450ns的SRAM芯片，其外部引脚排列图、引脚名及内部结构框图分别如图6-14（a)、(b)、(c)所示。 2、接口方法 ①地址线A0-A9与地址总线的低10位直接相连； ②数据输入/输出线I/O1-I/04与数据总线的连续4位相连； ③片选信号CS可在访存控制信号控制下由高位地址译码产生； ④写允许信号WE与CPU的有关读/写控制信号直接相连或者由有关控制信号组合形成。 3、接口举例 （1）要求 某8位微机有地址总线16根，双向数据总线8根，控制总线与主存相关的有“允许访存”信号MREQ（低电平有效）和读/写控制信号R/W（高读，低写）。试用SRAM芯片2114为该机设计一个8KB的存储器并画出连接框图。 （2）分析：一片2114容量为1K*4位，需要16片。 （3）实现 根据以上分析，可画出存储器与CPU的连接框图如图6.15所示。 三、DRAM与CPU的接口（省略）