第11章 时序逻辑电路.ppt

第11章 时序逻辑电路 11.1.1　时序逻辑电路的定义 时序逻辑电路，在任一时刻电路的输出状态，不仅取决于当时的输入信号的状态，还与电路原来的输入及所引起的电路状态有关。 时序逻辑电路按照其工作方式的不同，又分为同步时序逻辑电路和异步时序逻辑电路。 本章着重讨论同步时序逻辑电路。 11.1.2　时序逻辑电路的特点 1. 结构特点 图11-1为同步时序逻辑电路的结构框图。从电路结构框图中可以看出时序逻辑电路的两个显著特点。 （1）时序逻辑电路通常包括组合电路和存储电路两部分。时序逻辑电路中的组合电路可以非常简单，甚至不存在，但是必须有存储电路。 （2）存储电路的输出必须反馈到输入端，与电路的输入信号一起决定组合电路的输出。 在图11-1中，涉及到四组变量：整个电路的输入信号X、整个电路的输出信号Z、存储电路的输入信号（驱动信号）W、存储电路的输出信号（状态信号）Y。 可以看出，只有输入信号X由外电路提供，这四组变量之间的逻辑关系可以用三组方程来描述： Z=F(X,Y) （输出方程） W=H(X,Y) （驱动方程） （状态方程） 2. 功能特点 由于电路中存在存储单元和反馈，时序逻辑电路在任一时刻的输出信号，与电路原来的输入及状态有关，而不仅仅取决于当时的输入信号。 11.2　触发器 使用具有记忆功能的基本逻辑单元——触发器，它是时序逻辑电路中存储电路的基本单元。 为了实现上述信息存储功能，触发器必须具有以下两个基本特点： （1）具有两个能自行保持的稳定状态，用来表示存储的二值信号“0”或“1”。 （2）可以根据不同的输入信号将状态设置成“0”或“1”。 常用的触发器按逻辑功能不同分为RS触发器、JK触发器、D触发器、T触发器、Tˊ触发器。不同功能的触发器在使用时操作方法不同。 按电路结构不同触发器可分为：基本RS触发器、同步RS触发器、主从触发器、维持阻塞触发器、边沿触发器。 11.2.1 基本触发器 2. 逻辑功能分析 （1）当Sd = 0、Rd = 0时，电路有两个基本状态，即 Q=0, /Q =1；记作“0状态”。 Q=1, /Q =0；记作“1状态”。 此时电路的输出状态保持不变。称为“保持”操作。 （2）当Sd = 1、Rd = 0时 这时，如果Sd端信号消失（即Sd = 0），由于Q端 高电平接到G2门的输入端，所以Q = 1的状态可以维持。 （3）当Sd = 0、Rd = 1时 这时，Rd端信号消失后，Q = 0的状态不变。 （4）当Sd = 1、Rd = 1时 Sd、Rd同时为高电平时，电路输出为不定状态：。这 个状态无法自行保持，是一个非法状态。当Sd、Rd的高电平同时撤消时，触发器的输出状态也无法确定。电路的操作结果无法预料。此为“禁态”或不定状态 3. 功能描述方法 （1）特性表 触发器的输入、输出之间的逻辑关系可以列成真值表的形式。记Q n或Q为原态，Q n+1为次态，这样得到的真值表又叫特性表。 （2）特性方程 将表11-1中不允许的输入组合Sd = 1、Rd = 1作为约束条件，可以将次态Qn+1写成输入信号与原态Q的函数，并标明约束条件，就得到基本RS触发器的特性方程。 （4）状态转换图 时序电路又称状态机。在状态转换图中，以圆圈表示电路的各个状态，用箭头表示状态之间的转换关系。同时，在箭头旁边标明导致转换的输入信号。图11-3为基本RS触发器的状态转换图。 [例11-1]　在图11-5（a）中，已知基本RS触发器输入信号Rd、Sd的电压波形，画出触发器输出Q、的波形。 基本RS触发器主要用于预置其他触发器工作之前的初始状态及消除机械开关的抖动。但基本RS触发器不能在Rd、Sd输入同一脉冲，没有计数功能。 基本触发器的特点总结： 11.2.2　时钟触发器 前面的讨论表明，基本RS触发器状态的变化是直接由R、S端输入信号变化引起的。在复杂的数字系统中，往往有多个触发器，要求控制这些触发器按一定的时间节拍协调动作，即让输入信号对触发器状态的影响受到时钟信号CP(Clock Pulse)的控制。时钟触发器分为脉冲触发器和边沿触发器。 1. 脉冲触发器工作原理 在基本RS触发器的基础上，加入控制门即可构成时钟脉冲触发器。脉冲触发器的种类很多，同步RS触发器是最基本的一种。如图11-7(a)所示，由