课题十-2电工电子资料.ppt

三、多谐振荡器 1.电路组成2.基本工作原理 1.电路组成 图10-39　RC耦合多谐振荡器电路 图10-39所示为RC耦合多谐振荡器电路，图中非门G1、G2连接成阻容耦合正反馈电路，使之产生振荡。 2.基本工作原理 图10-40　RC耦合多谐振荡器电容的充放电 如图10-40a所示，非门G2输出高电平时，通过R2向C1充电，导致G2的输入端电位逐渐上升；非门G1输出低电平时，电容C2将通过R1放电，导致G1的输入端电位逐渐下降，最后使G1输出高电平(1态)、G2输出低电平(0态)，进入第二稳态。如图10-40b所示，非门G1输出高电平时，将通过R1对C2充电，导致G1的输入端电位逐渐上升。电容C1则通过R2放电，G2的输入端电位逐渐下降，最后使电路又从第二暂稳态返回第一暂稳态。 2.基本工作原理 图10-41　RC耦合多谐振荡器的工作波形 此后不断充电、放电，持续不断地翻转，产生矩形脉冲，图10-41所示为该电路的工作波形。输出矩形脉冲的周期由电容充、 放电的时间常数决定，当R1=R2=R、 C1=C2=C时，振荡周期为T≈1.4RC。 电工电子技术与技能 温风燕 主编 任务二 分析时序逻辑电路 一、计数器 课题十 四人抢答器的组装与调试 1.异步四位二进制加法计数器2.异步十进制加法计数器 1.异步四位二进制加法计数器 图10-16　异步二进制加法计数器 每输入一个脉冲，就进行一次加1运算的计数器称为加法计数器，也称为递增计数器。图10-16所示为由四个JK触发器构成的异步二进制加法计数器。 1.异步四位二进制加法计数器 图10-17　异步二进制加法计数器的波形图 各触发器接收负跳变脉冲信号时状态就翻转，其波形图如图 10-17所示。 2.异步十进制加法计数器 图10-18　异步十进制加法计数器 1)计数器输入0～9个计数脉冲时，工作过程与四位二进制异步加法计数器完全相同，第9个计数脉冲后， Q3Q2Q1Q0状态为1001。 图10-18所示为由四个JK触发器组成的异步十进制加法计数器。 2.异步十进制加法计数器 2)第10个计数脉冲到来后，Q0由1变0，其负跳变脉冲输入到FF1和FF3的输入端C1。异步十进制加法计数器状态转换表见表10-7。 表10-7　异步十进制加法计数器状态转换表 CP序号 二进制数码 对应的十进制数 0 0 0 0 0 0 1 0 0 0 1 1 2 0 0 1 0 2 3 0 0 1 1 3 4 0 1 0 0 4 5 0 1 0 1 5 6 0 1 1 0 6 7 0 1 1 1 7 8 1 0 0 0 8 9 1 0 0 1 9 10 0 0 0 0 0 3.74LS160十进制集成计数器 图10-19　74LS160十进制集成计数器的外形和引脚排列 74LS160十进制集成计数器的外形和引脚排列如图10-19所示，其 逻辑功能见表10-8。 2.异步十进制加法计数器 表10-8　74LS160逻辑功能 清零 预置 使能 时钟 预置数据输入 输　　出 工?作?模?式 C C CP 0 × × × × × × × × 0 0 0 0 异步清零 1 0 × × ↑ 同步预置数 1 1 0 × × × × × × 保持 数据保持 1 1 × 0 × × × × × 保持 数据保持 1 1 1 1 ↑ × × × × 十进制计数 加法计数 由表10-8可知，74160具有以下功能：异步清零。当CR=0时，不管其他输入端的状态如何，有无时钟脉冲CP，计数器输出将被直接置零(Q3Q2Q1Q0=0000)，称为异步清零。同步并行预置数。当CR=1、LD=0时，在输入时钟脉冲CP上升沿的作用下，并行输入端的数据D3D2D1D0被置入计数器的输出端，即Q3Q2Q1Q0=D3D2D1D0,由于这个操作要与CP上升沿同步，所以称为同步预置数。计数。当CR=LD=CTT=CTP=1时，在CP端输入计数脉冲，计数器进行十进制加法计数。保持。当CR=LD=1，且CTT·CTP=0，即两个使能端中有0时，计数器保持原来的状态不变。 1.基本寄存器 图10-20　四位二进制寄存器 二、寄存器 图10-20所示的是由四个D触发器并联组成的四位二进制寄存器。它能接收和存储四位二进制数码。 2.移位寄存器 图10-21　四位左移移位寄存器 图10-21所示的是由D触发器组成的四位左移移位寄存器 2.移位寄存器 图10-22　移位寄存器波形图 其工作过程如下 1)由置0端输入一个负脉冲使寄存器清零，即Q3Q2Q1Q0=0000，为输入数据作准备。假设要输入的数据是1101，波形如图10-22所示。 2.移位寄存器 2)第一个CP到来前，四个触发器输入端的状态为D3D2D1D0=0001。第一个CP的上升沿到