1.摘要2.研究动机与研究问题-逢甲大学.PDF

1.摘要 近年來雖然有許多關於高速動態電路的研究,然而大部份的研究卻忽略探討 如何實現其研究成果。動態電路設計提供了更小的面積和更高的速度不是互補的 靜態 CMOS電路。動態邏輯設計是一個流行的技術用於設計高性能處理器。但 動態電路的功率消耗在轉態時大於靜態電路 , 而且在以往的論文中只看見動態電 路使用 DC-power 而很少有動態電路使用AC-power 。在這次的計畫中,我們嘗試 提供一個使用標準元件的自動化設計流程(Cell-Based Design Flow),包含了時序 偏移 (Skew Tolerant) 、低功率(Low Power), 高效能 (High Performance)與使用 AC-power 為主的特性,對基本電路進行合成與優化,完成一個能夠使用AC的動態 電路 ,並針對其效能與功率耗損作探討。 關鍵詞：漏電流，骨牌式電路，動態电路 2.研究動機與研究問題 目前 IC的製程遇到了無法繼續更小下去的瓶頸了 ,然而現今的電子科技開 始結合了植入式生物醫學設備而蓬勃發展最近幾年, ,植入人體的醫療設備都使用 電池作為動力來源電池經過一段時間後, ,需要更換,為了減少病人的痛苦與醫療 所需的龐大費用 很多研究已經提出應用無線傳輸功率, 但無線的發送使用, AC 正 弦 (sin)信號提供電壓的電路設計 ,為了使 AC轉換到 DC使用 ,必須使用整流器穩, 定相關電路。只是其缺點為轉型效率低, AC 到DC轉換之電路佔據了大電路設計 很大的面積及無效率的電力變換使得產品不能大量生產與出售。, 漏電流(leakage current)在深次微米與奈米電路的設計中是一個相當重要且 又棘手的問題 ,這種現象使得不必要的電能耗損變得相當嚴重。我們投入相關研 發工作 ,對如何有效的應用靜態電路已經有許多的研究成果可以參考但動態電路, 相較於靜態電路卻有些優缺點, 例如骨牌式電路, 便是典型常被採用的動態邏輯, 電路。然而動態邏輯電路雖具有省面積、, high-speed operation... 等優點但是功率, 消耗問題卻明顯比靜態邏輯電路嚴重隨著晶片的功能日益複雜, (如資料寬度越來 越大等),電路中所包含的放電路徑亦隨之增加 使得電路因漏電流所引起的功率, 消耗變得越來越嚴重。若不考慮功率的消耗,其優異的性能常被用於實現高速 CPU 、通訊IC的 data path計算、 ALU 應用及 DSP晶片等諸多高性能電路 ,藉以 改善電路中 critical Path的 delay 。 3. 文獻回顧與探討 我們由論文[1]知道,對基本的動態電路而言,經過預充(precharge)週期後節, 點 N1的電壓值為 High的狀態 若為了維持動態節點; N1的電壓值為 High的狀 態電路必須持續的補償因漏電流所引起的電壓下降, 因此, ,一個夠大的 Keeper (Mk) 迴路是必要的。但是由預充週期轉換到運算(evaluate)週期的瞬間若由輸入, 值的組合 ,決定動態節點N1的電壓值應變為 Low的狀態 ,Keeper 迴路在這瞬間仍 會提供更強的充電因而造成更多的電流從, Mk 流失到放電端點上。圖一說明這 種現象雖然, pull-down network(PDN)是處於放電但, Mk 還是會在 N1 未被拉下 前繼續充電 ,形成一邊放電又一邊充電的情況,這便是所謂的 DC 電流問題。在動 態邏輯電路中 ,為了保持一定的Discharge tolerant,這是很難解決的額外功率消耗。 圖 一基本邏輯閘組態 以下針對Domino Logic Circuit 之工作原理做簡單說明： (1)由於骨牌電路的輸出端只保有邏輯 0或邏輯 情況，故不會將前一級預 充之高準位，傳至下一級