一种基于ADS5232 的高速数据采集电路的设计方法 - 中南民族大学 ....PDF

一种基于ADS5232 的高速数据采集电路的设计方法 - 中南民族大学 ....PDF

  1. 1、本文档共4页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
一种基于ADS5232 的高速数据采集电路的设计方法 - 中南民族大学 ...

31 4 ( ) Vol. 31 No. 4 第 卷第 期 中南民族大学学报 自然科学版 20 12 12 Journal of South-Central University for Nationalities (Nat. Sci. Edition) Dec. 20 12 年 月 一种基于ADS5232 的高速数据采集电路的设计方法 程耀林 ( , 430074) 中南民族大学电子信息工程学院 武汉 ADC ADS5232 , ADS5232 2 , 摘 要 利用高速 芯片 设计了一种实用的高速数据采集电路 其中 集成了 个采样通道 , PCB . 2 , . 不需要外部提供参考电压 简化了 设计 个通道使用同一个时钟 可实现同步采样 每个通道的最高采样速 65MS / s , 12bit. ADC 、ADS5232 FPGA 3 , 率达到 精度为 采集电路包括 前端 和 个部分 支持单端和差分模拟信号输 , FPGA , RAM , 入 使用 实现高速控制 在片内配置 作为采集数据的缓冲区 同时可设计接口模块用于跟片外应用电 . AD、 、 . 路的连接 该电路能够实现高速 高速控制 高速缓存以及与外部逻辑的高速接口 ;ADS5232 ;ADC ; 关键词 高速数据采集 芯片 前端 现场可编程门阵列 中图分类号 TP213 文献标识码 A 文章编号 1672-4321 (2012)04-0097-04 A Design Method of High Speed Data Acquisition Circuit Based on ADS5232 Cheng Yaolin (College of Electronic and Information Engineering ,South-Central University for Nationalities ,Wuhan 430074 ,China) Abstract A practical high speed data acquisition circuit was designed based on high-speed ADC chip ADS5232 . Among this circuit ,two sampling channels were integrated into ADS5232 ,and the chip did not need to provide external reference voltage ,and therefore it can simplify PCB design. Two channels use the same clock ,so

文档评论(0)

2105194781 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档