三态缓冲器的应用-系统程式.PPT

* * 電壓與位元 以NMOS電晶體做為開關 圖3.2b 為NMOS電晶體的圖形符號，有四個電子終端，分別為源極 (souce)、汲極 (drain)、閘極 (gate) 以及基底 (substrate)。 若VG為低值，則源極和汲極之間沒有連接，我們稱之為非導通 (turned off)。 若VG為高值，則電晶體為導通 (turned on)，如同閉路開關，連接源極和汲極。 當NMOS電晶體為導通時，其汲極被拉低 (pull down) 至Gnd，當PMOS電晶體為導通時，其汲極被拉高 (pull up) 至VDD。 以PMOS電晶體做為開關 NMOS 與 PMOS V S = V DD V D V G 開路開關 當 V G = V DD V D V DD 閉路開關 當 V G = 0 V V D = V DD V DD (b) PMOS電晶體 (a) NMOS 電晶體 V G V D V S = 0 V 閉路開關 當 V G = V DD V D = 0 V 開路開關 當 V G = 0 V V D P-Channel v.s. N-Channel 1 0 通 通 使用 NMOS 建構 NOT 閘 使用 NMOS 建構 NAND 雜 使用 NMOS 建構 NOR 閘 使用 NMOS 建構 AND 閘 使用 NMOS 建構 OR 閘 CMOS CMOS = 拉高網路+拉低網路 = PUN + PDN = PMOS + NMOS f(x1, x2, …, xn) f(x1, x2, …, xn) CMOS 的特性 省電 當輸入為低值或高值時，CMOS反向器中沒有電流流動。 以 CMOS 實作 NOT 閘 f = x f = x 以 CMOS 實作 AND 閘 f = x1 x2 = x1 +x2 f = x1 x2 以 CMOS 實作 NAND 閘 以 CMOS 實作 NOR 閘 f = x1 +x2 = x1 x2 f = x1 +x2 CMOS Inverter (not) 1 L = 0 +Vdd = 1 0 CMOS Inverter (not) 0 +Vdd = 1 L = 0 1 通 不通 CMOS NAND 1 1 0 L=0 Vdd=1 通 通 不通 不通 結語 資管系的硬體課程都學完了 對硬體有興趣的同學請到電子系修電子學與計算機結構 ! 對系統軟體有興趣的同學請修系統程式與作業系統 ! 數位邏輯 計算機結構 系統程式 程式語言 電子學 半導體材料 * * * * * * * * * 數位邏輯與電子學 陳鍾誠 2005年5月16日 邏輯閘 開關 圖2.1　二進位開關。 開關控制 圖2.2　由開關所控制的燈光 。 L(x) = x 串聯與並聯 圖2.3　兩個基本函數 。 反向 NOT * 假設在開關為閉路時有正向的動作發生，例如點亮燈光。 假設我們連接燈光如圖2.5所示。此例中開關與燈光為並聯，而不是串聯。 我們在這個電路中加了一個額外的電阻，以確保開關為閉路時不會使電源短路。當開關為開路時，燈光會亮。如此行為可以表示如下： 圖2.5　反向電路。 以開關實作邏輯函數 圖2 .4說明如何用三個開關以更複雜的方式控制燈光。 如何用三個開關以更複雜的方式控制燈光。此開關的串－並聯 (serial-parallel connection) 是實作下列邏輯函數： 當x3 = 1，而且至少x1或x2輸入為1時，燈光會亮。 S x 1 L 電源 S x 2 燈光 S x 3 邏輯閘是由電晶體所組成的 電晶體 類型 雙極接面電晶體 (TTL、ECL) 金氧半導體場效電晶體 (MOSFET) 特徵 某些狀況下、電會流過、某些狀況下不會。 穿遂效應。 主流 MOSFET P-Channel MOSFET : 斷路狀態 + + + + + + + + + + + + + + + + 因為正電對正電排斥，正電進不來 ，因此不通。 P-Channel MOSFET : 通路狀態 - - - - + + + + + + + + + + + + + + + + 因為負電吸引下，正電穿過 N 型矽，通了，稱為穿隧效應。 ＮＭＯＳ的原理 NMOS電晶體的電流電壓關係 CMOS反向器的電壓轉換特徵 積體電路中的寄生電容 CMOS電路的動態電流 傳遞延遲的扇出的影響 緩衝器 緩衝器 (buffer) 是一個邏輯閘，有一個輸入x，一個輸出f，而且f = x。 如圖3.56a所示。我們可以建立不同驅動能力 (drive capability) 的緩衝器，依