毕业设计论文附录b.doc

测试用例：一个单相电压源逆变器 17 VOC (t) VOC (t) t ES(t) IO(t) t IO(t) VOC(t)由逆变器的负载低通滤波调解作用。由此产生的负载电流IO(t) 有一个平均值 IO(t), 确定其波形的瞬时电压平均值 VOC(t) 和负载电压Es（这里假定为正弦）。 我们继续之前的数字PWM电流控制设计，对于 PWM调制器[ 7–11动态响应相关]， 有一个 最终需要考虑的问题。根据电路图2.3，可以看到，在电流调制期间，调制信号振幅的总是 突变直接的显示，意味，这占空比调节的产生。这表明该模拟实施的PWM保证调制信号和 占空比之间的最小延时。调制器操作的这种直观的表示可以通过一个更正式的数学分析来 实际证实。事实上，一个在幅度和相位等效调制器的传递函数的推导，研究，并于自二十 世纪八十年代初证实。调制器的传递函数已经使用小信号近似确定[7]，其中调制信号 m（t）被分解成一个直流分量和一个小信号扰动~（即，M（T）= M + m~）。在这些假设下 ，在[7]中，作者证明了自然抽样调制器的相位滞后实际上是零，得出结论认为，模拟PWM 调制器的延迟总是可以考虑可以忽略不计。完全不同，我们将在下一节中离散时间怎么还是 看数字脉冲宽度调制器[8]，这必然意味着引入的实现采样和保持效果，确定可观的，而不 是在所有的可忽略不计，延迟效果。 2.2.2数字PWM：在一致采样实施 第2.2.1节中所描述的基本原理也适用于数字实现了PWM调制器。在更直接的实现中，也称为 “均匀采样PWM，每个模拟模块被替换为数字1。模拟比较器的功能是由数字比较器代替，载 波发生器被替换为二进制计数器，依此类推。我们可以看到一个数字PWM的典型硬件的组 织，那种我们可以发现 通用定时器了一个特殊的可编程功能，在图2.5。  18 数字控制电力电子 时钟 二进制计数器 n 位 定时中断 匹配中断 二进制比较器 n 位 占空比 门信号 t t 定时中断请求 程序工作周期 定时计数 t TS 图2.5：一个数字脉冲宽度调制器的简化组织。二进制比较器触发器中断请求的微处理器的任何时 间的二进制计数器的值等于程序请求占空比（符合条件）。在计数期间开始时，门信号被设置为 高，并变低的匹配条件发生。, 工作原理很简单：在每一时钟计数器递增脉冲；任何时间的二进制计数器的值等于设定的 占空比（符合条件），二进制比较器触发中断微处理器，同时，设置栅极信号低。门信号 是在每个计数开始高集（即，调制）期间，在另一个中断通常用于同步目的的产生。计数 器和比较器有一个给定的位数N，这往往是16，但可以低8，如果使用一个非常简单的单片 机。实际上，根据之间的比例的调制周期和反时钟周期的持续时间，较低的位数Ne可以代 表占空比。新的参数也是很重要的决定，占空比的量化步长，可以对极限环的产生重大的 影响，正如我们将在下面的章节解释。现在可以说，这种类型的调制器，需要代表占空比 的比特数Ne是由下列关系：  测试用例：一个单相电压源逆变器 19  ] fclock fS log10 Ne=?oor[ +1, (2.4) Log 2 10 在fclock是调制器的时钟频率fS=1/TS所需的调制频率，和地板函数计算其参数的整数部 分。典型的最大值为fclock在几十MHz频率范围内，而调制频率可以高几百kHz, 因此，当 所需的调制周期短，位数Ne由（2.4）将比数的位N低得多，在比较器和计数器电路，除 非有非常高的时钟频率是可能的。 图2.5。让我们来讨论另一个关于数字PWM的有趣的问题，这是调节器的动态响应延迟。 在所考虑的情况下，它是直接看到调制信号的更新只在每个调制周期的开始执行。我们可以 模拟这种操作模式作为一个采样和保持的影响。我们可以观察到，如果我们忽视了数字计数 器和二进制比较器操作假设无限的分辨率，数字调制器的工作原理正是作为一个模拟信号， 其中调制信号m（t）是在每个调制周期的整个期间的开始采样，采样值保持恒定。 现在这是明显的，因为采样保持作用，调制器的任何干扰，如响应，一个要求在程控占 空比的值改变，只能在之后的一个扰动实际发生的周期发生。请注意，这个延迟的影响量相 对于模拟调制器实现的巨大差异，其中响应可能已经发生电流调制周期期间，即，具有可忽 略的延迟。因此，即使我们的信号处理进行了充分的模拟，没有任何计算或采样延时，从模 拟通过数字PWM的实现将意味着系统的响应延迟增加。我们将看到这个简单的事实意味着一 个显着降低系统的相位裕度相对于模拟的情况下，往往迫使设计师采取更为保守的调节器设 计和接受一个较低的闭环系统带宽。 因为这些问题可以让所有的讨论基本的考虑，从直观考虑上述报告，我们现在可以移动 到一