第1讲简介资料.ppt

Regenerative Property再生性 可再生性的门 不具有可再生性的门 一个门的VTC应当具有一个增益绝对值大于1的过渡区，该过渡区以两个合法区域为界，合法区域的增益应当小于1 Regenerative Property A chain of inverters v 0 v 1 v 2 v 3 v 4 v 5 v 6 Simulated response Fan-in and Fan-out N Fan-out N Fan-in M M 理想的数字门 R i = ￥ R o = 0 Fanout = ￥ NMH = NML = VDD/2 g = ? V in V out An Old-time Inverter NM L V in (V) Vout(V) NM H V M 0.0 1.0 2.0 3.0 4.0 5.0 1.0 2.0 3.0 4.0 5.0 延时定义 一个信号的上升/下降时间很大程度上取决于驱动门的强度以及它所承受的负载 环振 T = 2 ′ t p ′ N A First-Order RC Network vout vin C R 达到50%点的时间tp = ln (2) t = 0.69 RC 从10%达到90%点的时间tp = ln (9) t = 2.2 RC Important model – matches delay of inverter 功耗 瞬时功耗: p(t) = v(t)i(t) = Vsupplyi(t) 峰值功耗: (研究电源尺寸时特别有用） Ppeak = Vsupplyipeak 平均功耗:（处理冷却或考察对电池的要求时） 能耗-延时积和功耗－延时积 Power-Delay Product (PDP) = E = Energy per operation = Pav ? tp Energy-Delay Product (EDP) = quality metric of gate = E ? tp 一个门的传播延时和功耗有关：传播延时主要由一给定数量的能量存放在栅电容上的速度来决定。能量传送的越快（功耗越大）则门越快。对于给定的工艺和门的拓扑结构，功耗和延时的乘积一般为一常数。（PDP） A First-Order RC Network 由信号源传送的总能量 电容上存储的能量 另外一半能量呢？ vout vin C R 本课程的内容 器件：主要讲晶体管的工作原理，特性方程以及电容、电阻等 导线：导线的互连参数和导线模型 CMOS反相器：静态特性、动态特性、功耗等 组合逻辑门设计：静态CMOS设计和动态CMOS设计 时序逻辑电路设计：静态/动态 寄存器和锁存器设计 数字集成电路的实现策略 互连问题：电容/电阻/电感寄生效应 时序问题：同步设计 运算功能块设计：加法器、乘法器和移位器 存储器和存储阵列设计（可选） 数字集成电路测试以及可测性设计（可选） 低功耗设计（可选） * 产率的发展趋势 复杂度超出了设计能力（产率）。 今天的IC 晶体管数目 2003年一年内制造出的 晶体管数目达到1018 个，相当于地球上所有 蚂蚁数量的100倍！ 今天的IC 芯片制造水平 2003年制造芯片的尺寸控制精度已经达到头发丝直径的1万分之一，相当于驾驶一辆汽车直行400英里，偏离误差不到1英寸！  今天的IC 晶体管的工作速度 1个晶体管每秒钟的开关速度已超过1.5万亿次。如果你要用手开关电灯达到这样多的次数，需要2万5千年的时间！ 今天的IC 半导体业的发展速度 1978年巴黎飞到纽约的机票价格为900美元，需要飞7个小时。如果航空业的发展速度和半导体业一样的话，那么今天只需花费1个便士，不到1秒钟即可到达！ 今天的IC 晶体管的成本 目前制造1个晶体管的成本大约与在1张报纸上印制1个字母的成本相当！ 现代IC设计特点 IC设计要求 设计正确性：IC投片费用高，难以修改，应确保一次成功 设计时间：决定了设计费用和市场竞争力。 设计成本：芯片面积↓，小批量→开发费用↓，大批量→成品率↑ 产品性能： 速度、功耗、面积 可测性和可靠性 为什么工艺要按比例缩小？ 工艺特征尺寸按每代0.7倍减小。 单片集成的功能按每代2倍增长，且芯片成本没有显著增加。 每种功能的成本按0.5比例下降。 但是 … 如何设计功能越来越强大的芯片? 设计工程师的数量也不可能每年增加1倍… 因此，需要一种更有效的设计方法 开发不同的抽象层次 设计抽象层次 n+ n+ S G D + DEVICE CIRCUIT GATE MODULE SYST