第02章8086系统结构资料.ppt

第2章 8086微处理器 主要内容： 2-1 8086 CPU结构 2-2 8086 CPU的引脚及其功能 2-3 8086 存储器组织 2-4 8086 系统配置 2-5 8086 CPU时序 第二章 小结 学 习 目 的 通过对本章的学习，您应该能够达到下列要求： 掌握8086的编程结构 说明8086CPU的工作特点 了解8086CPU的引线 了解8086存储器的分段管理与分体结构 分析8086CPU基本总线周期时序 重 点 8086CPU的编程结构，总线接口单元和执行单元的动作管理 8086CPU的引线 8086CPU基本总线周期各个T状态的作用 存储器与I/O接口的读写时序 难 点 8086的寄存器结构以及时序 8086系统存储器分段、分体结构 单总线微型计算机结构 2-1 8086 CPU结构 概 述 8086内部寄存器，为16位。 1、8086有16位数据据线，与地址线A0-A15兼用；20位数据线,寻址空间达到1MB. 2、8088有8位数据线，与地址线A0-A7兼用； 引脚28、34信号，功能与8086稍有不同。 一 8086的内部结构 8086CPU内部结构分成两部分: 总线接口部件BIU: 总线接口单元BIU，负责控制存贮器和I/O接口读写。 执行部件EU: 执行单元EU从指令队列中取出指令并执行。 特点：两级流水线 取指部分和执行指令部分分开进行，提高了速度。 1、总线接口部件BIU 指令队列 操作 总线接口部件BIU根据当前的CS和IP的值，形成20位物理地址，从其指定的存储单元取指令代码，放在指令队列中 指令指针IP的值由BIU自动修改，始终等于下一条指令在现行代码段的偏移地址； 执行部件EU从指令队列取指令码，进行指令译码和执行指令，取指令与执行指令可同时进行； 当指令队列中有2个或2个字节以上空余时，BIU自动将指令取到队列中。 指令队列已满，BIU与EU又无总线请求时, 总线接口部件进入空闲状态 执行转移指令、调用指令、返回指令时，BIU自动清除指令队 列，然后从新地址取指令，并立即送给EU，然后再从新单元开 始，从新填满队列 2、执行部件EU（Excution Unit） （1）四个16位数据寄存器： AX、BX、CX、DX， 每个16位寄存器可作8位寄存器。 （3）算术逻辑单元ALU： 主要是加法器。大部分指令的执行由加法器完成，8位字节运算和16位字运算。 例1、将两数相加，即0100 1100加 0110 0101， CF、PF、AF、ZF、SF、OF各为何值？ 0 1 0 0 1 1 0 0 0 1 1 0 1 1 0 1 + 0 1 1 0 0 1 0 1 1 0 0 1 0 1 1 0 1 0 1 1 0 0 1 0 0 0 0 0 0 0 1 1 2-2 8086的引脚及其功能 两种工作模式： 最小模式：系统中只有8086一个微处理器，所有的总线控制信号均为8086产生，系统中的总线控制逻辑电路，减少到最少。（要求掌握） 最大模式：用于大型（中型）8086/8088系统中。系统总是包含有两个或多个微处理器，其中一个主处理器就是8086或8088，其它的处理器称协处理器，协助主处理器工作。所有的总线控制信号均由总线控制器8288产生。 一、8086在最小模式中引线 3. AD15—AD0：地址/数据，双向，三态，分时复用 T1状态：AD15~AD0为地址信号； T2、T3、TW、T4状态：数据信号. 4. A19/S6—A16/S3：地址/状态，输出，三态，分时复用 T1状态： A19~A16为地址的高四位， T2、T3、TW、T4状态：为状态信号。 21、TEST：测试信号，输入 执行WAIT指令时，若TEST=1，则CPU处于空转等待；当 TEST=0有效时，结束等待状态，继续执行下一条指令 。 二、8086在最大模式引脚定义 自己了解 三、8088与8086的不同之处 2-3 8086 存储器组织 一、 存储器地址的分段管理 怎样用16位寄存器表示20位地址信息？ 段起始地址x是20位二进制数，规定它的最低4位二进制数规定等于0，这样起始地址只有高16位二进制数需要指定，将其存放在16位段寄存器中，称为段基址。把段基址左移4个二进制位，相当于乘以时进制