数字跑表(电子科大).doc

数字跑表设计报告 学院：电子工程学院 学号：2011029180015 姓名：洪娜建 班级：电磁场5班 一 系统总体设计 设计要求 设计一个数字秒表，有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，系统主要由显示译码器、分频器、十进制计数器和六进制计数器组成。整个秒表还需有一个启动/停止信号和一个复位信号，以便秒表能随意停止及启动。 要求： 1、跑表精度为0.01秒 2、跑表计时范围为：1小时 3、设置开始计时/停止计时、复位两个按钮 4、显示工作方式：用六位BCD七段数码管显示读数 5、扩展功能：锁存控制功能。 系统工作原理 数字跑表通过系统将48MHz时钟进行分频得到100Hz的秒表时钟，之后通过对时钟信号进行计数得到具体的跑表显示数值，跑表数值作为显示单元电路的输入，显示单元控制数码管动态扫描显示计数 因此，系统主要划分为：分频器，计数器，显示控制，开始\停在使能控制，清零控制，锁存控制。 原理图如下： 二 单元电路设计 分频器 设计思路：输入信号48MHz，将其48000分频可得1KHz信号，再将1KHz信号10分频可得100Hz信号。1KHz用于显示LED扫描，100Hz用于计数器时钟。 源程序如下： entity fenpin is Port ( clk : in STD_LOGIC; clk_1k : out STD_LOGIC; clk_100 : out STD_LOGIC); end fenpin; architecture Behavioral of fenpin is signal cnt1:INTEGER RANGE 1 TO 24000; signal cnt2:INTEGER RANGE 1 TO 5; signal clk_1k_temp:STD_LOGIC:=0; signal clk_100_temp:STD_LOGIC:=0; begin process(clk) begin if clkevent and clk=1 then if cnt1=24000 then cnt1=1; clk_1k_temp=not clk_1k_temp; else cnt1=cnt1+1; end if; end if; end process; clk_1k=clk_1k_temp; process(clk_1k_temp) begin if clk_1k_tempevent and clk_1k_temp=1 then if cnt2=5 then cnt2=1; clk_100_temp=not clk_100_temp; else cnt2=cnt2+1; end if; end if; end process; clk_100=clk_100_temp; end Behavioral; 计数器 实验需要用到2个六进制计数器和4个十进制计数器，本人使用的级联方式为同步级联。 十进制计数器的源程序： entity counter10 is Port ( reset : in STD_LOGIC; clk : in STD_LOGIC; carry_in : in STD_LOGIC; carry_out : out STD_LOGIC; cnt_out : out STD_LOGIC_VECTOR (3 downto 0)); end counter10; architecture Behavioral of counter10 is signal cnt_temp :STD_LOGIC_VECTOR (3 downto 0):=0000; begin process(reset,clk) begin if reset=0 then cnt_temp=0000; elsif clkevent and clk=1 then if carry_in=1 then if cnt_temp1001 then cnt_temp=cnt_temp+1; else cnt_temp=0000; end if; end if; end if; if carry_in=1 and cnt_temp=1