数字电路课件Chapter7.ppt

下载文档 降价啦

7
0
约1.82万字
约 71页
2017-06-23 发布于湖北
举报
版权申诉
保障服务

数字电路课件Chapter7.ppt

1、本文档共71页，可阅读全部内容。
2、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

数字电路课件Chapter7

Chapter 7 Sequential Logic Design Principles Preface X CLK Q1 Q2 Z 0 0 1 0 0 1 1 1 0 0 1 0 0 1 1 1 0 0 Timming Diagram EX.7-2 Excitation Equations: Characteristic Equations: Transition Equations: Output Equations: Mealy Machine Transition Equations: EN Q1Q0 Q1*Q0* 0 0 0 1 1 0 1 1 0 1 0 1 0 1 0 0 1 1 1 0 1 0 0 1 1 0 Transition Table EN Q1Q0 Q1*Q0* 0 0 0 1 1 0 1 1 0 1 0 1 0 1 0 0 1 1 1 0 1 0 0 1 1 0 Transition/Output Table ,0 Output Equations: ,0 ,0 ,0 ,0 ,0 ,0 ,1 ,MAX Let: 00=A 01=B 10=C 11=D EN S S* A B C D 0 1 State/Output Table ,0 ,0 ,0 ,0 ,0 ,0 ,0 ,1 ,MAX A B C D B C D A State Diagram A B C D EN=0 EN=0 EN=0 EN=0 EN=1 EN=1 EN=1 EN=1 MAX=0 MAX=0 MAX=0 MAX=0 MAX=0 MAX=0 MAX=0 MAX=1 Modulo-4 Counter EN=1 Divide-by-4 Counter MAX : Carry Out Moore Machine EN S S* A B C D 0 1 State/Output Table MAXS A B C D B C D A 0 0 0 1 State Diagram A EN=0 EN=0 EN=0 EN=0 EN=1 EN=1 EN=1 EN=1 MAXS=0 B MAXS=0 C MAXS=0 D MAXS=1 EX.7-3 Moore Machine Characteristic Equations: Excitation Equations: Output Equations: Transition Equations: Transition Equations: XY Q2Q1Q0 Q2*Q1*Q0* Z1Z2 0 000 001 010 011 100 101 110 111 00 01 10 11 Transition/Output Table Output Equations: 1 0 1 1 1 1 1 0 0 1 0 1 1 1 1 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 1 0 0 0 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 1 1 0 1 1 1 1 0 0 0 0 1 0 1 1 Let: 000=A 001=B 010=C 011=D 100=E 101=F 110=G 111=H XY S S* Z1Z2 A B C D E F G H 00 01 10 11 State/Output Table 1 1 1 0 1 1 1 1 0 0 0 0 1 0 1 1 A A A B B B B B B B B C C C D D D D D D D D E F F F F G H H H H XY S S* Z1Z2 A B C D E F G H 00 01 10 11 State/Output Table 1 1 1 0 1 1 1 1 0 0 0 0 1 0 1 1 A A A B B B B B B B B C C C D D D D D D D D E F F F F G H H H H A Z1Z2=10 B Z1Z2=10 E Z1Z2=11 D Z1Z2=00 C Z1Z2=10 G Z1Z2=11 F Z1Z2=10 1 1 H Z1Z2=11 1 1 X=1 Modulo-4 Counter Z1_L : Carry Out X=0,Y=0 Retain States X=0,Y=1 A B Retain C D Retain State Diagram Mutual Exclusion All Inclusion EX.7-4 Ch