电大精编专科计算机组成原理考试小抄【御用版】.docVIP

电大计算机组成原理考试小抄【御用版】 数字计算机主要组成部分： 1.运算器 2.存储器 3.控制器 4.适配器与输入输出设备　 控制器的基本任务，就是按照计算程序所排的指令序列，先从存储器取出一条指令放到控制器中，对该指令的操作码由译码器进行分析判别，然后根据指令性质，执行这条指令，进行相应的操作。接着从存储器取出第二条指令，在执行这第二条指令。每取出一条指令，控制器中的指令计数器就加1，从而为取下一条指令做好准备，这也就是指令为什么在存储器中顺序存放的原因。 指令和数据统统放在内存中，从形式上看它们都是二进制数码。一般来讲，在取指周期中从内存读出的信息是指令流，它流向控制器；而执行周期中从内存读出的信息流是数据流，它由内存流向运算器。 计算机软件一般分为两大类：一类叫系统程序，一类叫应用程序 浮点加减运算的操作过程大体分为四步： (1) 0 操作数检查 浮点加减运算过程比定点运算过程复杂。如果判知两个操作数ｘ或ｙ中有一个数为0，即可得知运算结果而没有必要再进行后续的一系列操作以节省运算时间。 (2) 比较阶码大小并完成对阶 两浮点数进行加减，首先要看两数的阶码是否相同。若二数阶码相同表示小数点是对齐的，可以进行尾数的加减运算；若二数阶码不同表示小数点位置没有对齐，此时必须使二数阶码相同这个过程叫作对阶。在对阶时总是使小阶向大阶看齐，即小阶的尾数向右移位(相当于小数点左移) ，每右移一位其阶码加1，直到阶码相等 (3) 尾数求和运算 对阶结束后，即可进行尾数的求和运算。不论加法运算还是减法运算，都按加法进行操作，其方法与定点加减法运算完全一样。 (4) 结果规格化 在浮点加减运算时，尾数求和的结果也可以得到01.ф…ф或10.ф…ф，即两符号位不等，这在定点加减法运算中称为溢出，是不允许的。但在浮点运算中,它表明尾数求和结果的绝对值大于1，向左破坏了规格化。此时将运算结果右移以实现规格化表示称为向右规格化。规则是：尾数右移1位阶码加1。当尾数不是1.M时需向左规格化。 (5) 舍入处理 在对阶或向右规格化时尾数要向右移位，这样被右移的尾数的低位部分会被丢掉，从而造成一定误差，因此要进行舍入处理。简单的舍入方法有两种：一种是0舍1入法。另一种是恒置一法。 在IEEE754标准中，舍入处理提供四种可选方法： 就近舍入 其实质就是通常所说的“四舍五入”。 朝0舍入 即朝数轴原点方向舍入，就是简单的截尾。这种方法容易导致误差积累。 朝＋∞舍入 对正数来说,只要多余位不全为0则向最低有效位进1；对负数来说则是简单的截尾。 朝－∞舍入 处理方法正好与 朝＋∞舍入情况相反。对正数来说，只要多余位不全为0则简单截尾；对负数来说向最低有效位进1。 SRAM（静态RAM：Static RAM） 1.以触发器为基本存储单元 2.不需要额外的刷新电路 3.速度快，但集成度低，功耗和价格较高 DRAM（动态RAM：Dynamic RAM） 1.以单个MOS管为基本存储单元 2.要不断进行刷新（Refresh）操作 3.集成度高、价格低、功耗小，但速度较SRAM慢 DRAM的刷新方式： 集中式：在刷新间隔内，前段时间进行正常操作，不刷新；需要刷新时，暂停读/写周期，集中刷新整个存储器， 由于刷新集中进行，会造成芯片“死时间”过长；因为芯片在刷新过程中，禁止了正常的读/写操作 分散式：把一个存储周期分为两半，前半段时间用来读/写操作或维持信息，后半段时间作为刷新操作时间，加长了系统周期，刷新过于频繁 多模块交叉存储器： 方式1：顺序方式 某个模块进行存取时，其他模块不工作，某一模块出现故障时，其他模块可以照常工作，通过增添模块来扩充存储器容量比较方便。但各模块串行工作，存储器的带宽受到了限制。　 (d) 特点： 1.易扩充容量 2.故障局部性。 (e) 缺点： 各模块串行工作，带宽受到限制。 方式2：交叉方式 地址码的低位字段经过译码选择不同的模块，而高位字段指向相应模块内的存储字。连续地址分布在相邻的不同模块内，同一个模块内的地址都是不连续的。对连续字的成块传送可实现多模块流水式并行存取，大大提高存储器的带宽。 (d) 特点： 1.多模块并行工作，速度快 2.不易扩展 3.故障全局性。 Cache的工作原理 1、Cache以块为单位进行操作 2、当CPU发出访内操作请求后，首先由Cache控制器判断当前请求的字是否在Cache中，若在，叫命中，否则，不命中 3、若命中： 若是“读”请求，则直接对Cache读，与主存无关. 若是“写”请求：Cache单元与主存单元同时写（Write through写） 只更新Cache单元并加标记，移出时