于韶山—第十三章集成触发器.PPT

13-1-1 基本RS触发器： 二、逻辑功能： 12.1.2 钟控同步RS触发器 12.3 防止空翻的触发器举例 二、逻辑功能： 3．波形图： 12.4.2 T触发器： 12.4.3 D触发器 12.5 触发器的型号及应用举例 12.5.2 触发器简单应用实例 二、多路控制的开关电路 三、抢答电路 谢 谢！ * 13.1集成触发器的基本形式 前面学习的组合逻辑门电路是没有记忆功能的，但在数字电路中需要一种具有记忆功能的电路——触发器。 触发器是一种具有记忆功能并且其状态能在触发脉冲作用下迅速翻转的逻辑电路。 各种触发器的基础是基本RS触发器。 一、电路组成： 1、将两个集成与非门的输出端和输入端交叉反馈相接，就组成了基本RS触发器。 2、组成RS触发器的输入输出端： 3、触发器的状态： 通常规定Q端的状态为触发器的状态 要实现上述两个稳态的互相转换则必须外加适当的触发信号！！ 2．逻辑符号 ： 1．逻辑功能： 3、真值表： 触发器的翻转：触发器状态在外加信号作用下状态转换的过程。 触发脉冲：能使触发器发生翻转的外加信号。 4、概念： 一、电路组成： 一个基本RS触发器；两控 制门(G3、G4)。 逻辑符号如图 (b)所示 主控脉冲: 控制数字系统中各触发器，用CP表示 CP端无小圆圈――正脉冲(CP上升沿)触发有效。 二、工作原理: 1、CP = 0时，G3、G4输出为1，触发器维持原态 2、CP = 1时，触发器状态由R、S决定(见下真值表) 不定 1 1 0 1 0 1 0 1 不变 0 0 Qn + 1 Rn Sn 现状态 原状态 12.2 计数触发型钟控同步RS触发器及其空翻现象 一、计数触发型钟控同步RS触发器 1、触发器的主要用途之一就是构成计数电路，完成计数功能。 2、计数触发型钟控同步RS触发器电路： 电路构成特点：在一个钟控同步RS触发器基础上，将控制门G3、G4的输入端R、S分别与触发器的输出端Q和相连。 3、工作原理： 二、计数触发型钟控同步RS触发器的空翻现象 1．正常工作条件：时钟脉冲的宽 度必须足够窄。 2．出现问题：空翻现象。 空翻现象――若时钟脉冲较宽，造成触发器动作混乱， 在一个时钟脉冲内出现多次翻转 例：当Q=0，Q=1时加入CP脉冲 0 1 1 1 0 翻转1 翻转0 1 0 翻转1 翻转0 第1次翻转 第2次翻转 CP足够宽时，将产生多次翻转。 1、主从RS触发器是一种能防止空翻的触发器。 2、电路结构： 由两个同步触发器构成：主触发器由G5、G6、G7、、G8组成；从触发器由G1、G2、G3、G4组成。 设触发器始态为Q = 0(即从触发器Q = 0，主触发器Q?= 0)，计数脉冲从CP处输入。 当CP = 1时，主触发器状态翻转，Q? = 1；从触发器不能翻转，输出Q = 0不变。 当CP = 0时，主触发器不翻转，Q? = 1不变；从触发器翻转，Q = 1。 3、工作原理： 4、工作特点： 从触发器的状态由主触发器决定；主从触发器只在每个输入CP脉冲的下降沿翻转一次，与CP脉冲的宽度无关，从而避免空翻现象。 12.4 几种逻辑功能不同的触发器 12.4.1 JK触发器 一、电路结构与逻辑符号： 该触发器是CP下降沿(负脉冲)触发有效(有小圆圈)。 1．逻辑功能 2、真值表： 边沿触发器：触发器状态只取决于CP上升（或下降）沿时刻的输入信号状态(例如：J端或K端电平)的触发器。 一、电路结构： 结构特点：把JK触发器的 J端和K端相接作为控制端，称 为T端。 二、逻辑功能 1．逻辑功能 2．真值表 3．用途：计数。 当T = 0时，触发器无计数功能； 当T = 1时，触发器具有计数功能。 一、电路结构 在JK触发器的K端，串接一个非门，再接到J端，引出一个控制端D，就组成D触发器。 二、逻辑功能 1．逻辑功能 D型触发器是JK触发器在J ? K条件下的特殊情况电路。 在时钟脉冲作用后，触发器状态与D端状态相同，即 2．真值表 12.5.1 触发器的型号及外引线示例 类型：有TTL和CMOS两种电路。 一、分频器 如图所示。应用一片CC4027双JK集成触发器中一个单元电路，可构成2分频器。从1CP端输入2个时钟脉冲，则在1Q的输出端只输出1个脉冲，实现了2分频。即 如图所示。用一片CC4013正边沿触发双D集成触发器中的一个D触发器构成多路控制开关电路。 设未接通任何开关时，D触发器处于0态，继