双下降沿J-K触发器（有预置、公共清除、公共时钟端）简要说明：114.PDF

下载文档

16
0
约7.68千字
约 4页
2017-06-24 发布于天津
举报
版权申诉
保障服务

双下降沿J-K触发器（有预置、公共清除、公共时钟端）简要说明：114.PDF

1、本文档共4页，可阅读全部内容。
2、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

双下降沿J-K触发器（有预置、公共清除、公共时钟端）简要说明：114

54114/74114 双下降沿 J-K 触发器（有预置、公共清除、公共时钟端）简要说明： 114 为带预置和清除端的两组 J-K 触发器，共有 54/74S114 和 54/74LS114 两种线路结构型式，其主要电特性的典型值如下：型号 FMAX PD CT54S114/CT74S114 125MHz 150mW CT54LS114/CT74LS114 45MHz 20mW 管脚图：引出端符号： /CP 时钟输入端（下降沿有效） J1 、J2 、K1 、K2 数据输入端 Q1 、Q2、/Q1 、/Q2 输出端 /CD 直接复位端（低电平有效） /SD1 、/SD2 直接置位端（低电平有效）功能表：输入输出 /SD /CD /CP J K Q /Q L H X X X H L H L X X X L H L L X X X * * H H ↓ L L Q /Q 0 0 三毛电子世界三毛电子世界 H H ↓ H L H L H H ↓ L H L H H H ↓ H H /Q0 Q0 H H H X X Q /Q 0 0 说明：H －高电平 L －低电平 X －任意 ↓－高到低电平跳变 Q0 －稳态输入条件建立前的Q 的电平 /Q0 －稳态输入条件建立前Q 的电平或Q0 的补码 * －不定极限值电源电压7V 输入电压 54/74S1145.5V 54/74LS1147V 工作环境温度 54 ××× －55～125℃ 74×××0～70℃ 贮存温度－65～150℃ 推荐工作条件： CT54S114/CT74S114 CT54LS114/CT74LS114 单位