电子与材料200205p080李隆盛 非正统之金氧半导体场效电晶体.DOC

非正統之金氧半導體場效電晶體 非正統之金氧半導體場效電晶體 1 (A) 前言 1 (B) SOI CMOS 2 (1) SOI (Silicon on Insulator) 2 (2) SOI CMOS 2 1. SOI CMOS的優點 2 2. PD (Partially Depleted) (部分空乏) SOI MOSFET 2 3. FD (Fully Depleted) (完全空乏) SOI MOSFET 3 圖一：SOI MOSFET 3 圖二：Bulk MOSFET →Double Gate MOSFET 4 (C) DG-MOSFET (雙閘極電晶體) 5 (1) DG-MOSFET (雙閘極電晶體)概況 5 (2) DG-MOSFET在製程上必定面臨極大的挑戰 5 圖三：DG-MOSFET (雙閘極電晶體) 5 (3) DG-MOSFET-Type 1 (Planar Device) 7 圖四：DG-MOSFET-Type 1 (Planar Device) 7 (4) DG-MOSFET- Type 2 (Vertical Device) 8 1. 橫截面圖 8 圖五：DG-MOSFET-Type 2 (Vertical Device) 橫截面圖 8 2. DG-MOSFET-Type 2 (Vertical Device)的製程流程 8 圖六：DG-MOSFET-Type 2 (Vertical Device)的製程流程圖 9 (5) DG-MOSFET-Type 3 (FinFET) (鰭式場效電晶體) 9 圖七：DG-MOSFET-Type 3 (FinFET) 之製程流程圖 10 圖八：FinFET 之結構立體圖 11 (D) Si Strain MOSFET 11 (1) Si Strain MOSFET 的構造 11 圖九：Si Strain MOSFET 的構造 11 (2) Si Strain MOSFET的遷移率：比傳統結構改善70% 12 圖十：Si Strain MOSFET的遷移率(比傳統結構改善70%) 12 (3) Si Strain MOSFET 的優點 13 (4) Si Strain MOSFET在製程技術上的挑戰 13 (E) 結語 13 (F) 參考文獻 13 前言 MOSFET (金氧半導體場效電晶體)是過去30年來微電子工業最重要的技術，根據國際半導體技術所設定的指標(ITRS Roadmap)，基本上可符合莫耳定律(Moore’s Law)，在這種情況下元件尺寸都必須逐漸縮小而使密度增加且效能提升，目前尺寸大小已從微米級縮小到奈米級；然而尺寸縮小已逐漸面臨物理上的瓶頸：當金氧半導體場效電晶體之尺寸縮小到65nm 以下時會面臨極大的挑戰(例如：漏電流增加、短通道效應、起始電壓(Vt)控制…等) 。 工業上要解決上述的問題主要有兩個方向： (1：； (2)改變元件結構：包括Ultra-thin Body SOI 、應變矽晶(Strain Si)電晶體、垂直式電晶體(Vertical Transistor)、鰭式場效電晶體(FinFET)、雙閘極電晶體(Double Gate Transistor)…等，這些元件各具特徵及優缺點，以下即針對相關結構之元件作一介紹。 SOI CMOS SOI (Silicon on Insulator) SOI (Silicon on Insulator)是指矽材料長在絕緣層上，而SOI CMOS 是指互補式非正統之MOSFET (金氧半電晶體)在SOI 上形成，於是元件可獲得極佳的隔離效果並降低大部分的寄生效應，其中SOI 底材技術通常使用SIMOX (氧離子植入法)或Wafer Bonding晶片燒結後再研磨而形成。 SOI CMOS SOI CMOS的優點 一般矽晶是無法直接磊晶在異型物(Amorphous)上，然而由於SOI CMOS是直接將CMOS在SOI 上形成，因此與目前之半導體製程技術可以說是完全相容。從元件操作的機制上，這種結構主要有三個優點 ： (1) 非常低的介面電容(Junction Capacitance)：由於源/汲極介面區域變為氧化物絕緣體，因此其寄生電容非常小，通道底下也由於埋有氧化物層而使寄生電容也變得非常小。 (2) 沒有體效應(Body Effect)：由於通道之電位並無接觸到基底(Ground)，因此不會有體效應。 (3) 軟錯誤免疫(Soft-error Immunity)效應：由於埋有氧化物層，因此對高能粒子所產生之離子化，電子電洞對較不受影響。 PD (Partially Depleted) (部分空乏) SOI MOSFET 一般SOI MOSFET 可分為 PD (Partially Dep