第5章时序逻辑电路.pps.PPT

2006年 新疆大学信息科学与工程学院 数字电路课题组 第五章 时序逻辑电路 5.1 概述 5.2 时序逻辑电路的分析方法 5.3 若干常用的时序逻辑电路 5.4 时序逻辑电路的设计方法 5.5 时序逻辑电路中的竞争－冒险现象 5.1概述 定义：时序逻辑电路在任一时刻的输出不仅取决于当时的输入信号，而且还取决于电路的原来状态（或者说，还与以前的输入有关）。 电路构成： 存储电路（主要是触发器，必不可少） 组合逻辑电路（可选）。 时序逻辑电路的状态是由存储电路来记忆和表示的。 时序电路举例：串行加法器电路串行加法：是指在将两个多位数相加时，采用从低位到高位逐位相加的方式完成相加运算。  5.2时序逻辑电路的分析方法 时序逻辑电路可分为：同步时序电路和异步时序电路。 ５.２.1 同步时序逻辑电路分析方法 １）从给定的逻辑图中写出每个触发器的驱动方程． ２）把得到的驱动方程代入响应触发器的特性方程，得状态方程，从而得到整个电路的状态方程组． ３）根据逻辑图写出电路的输出方程． ５.２.２时序逻辑电路的状态转换表，状态转换图和时序图 一、状态转换表 →若将任何一组输入变量及电路初态的取值代入状态方程和输出方程，即可算出电路的次态和现态下的输出值； →以得到的次态做为新的初态，和这时的输入变量取值一起再代入状态方程和输出方程进行计算，又得到一组新的次态和输出值； →如此继续下去，把全部的计算结果列成真值表的形式，就得到状态转换表． 二、 状态转换图将状态转换表的内容表示成状态转换图的形式可以更加直观的显示出时序电路的逻辑功能。 三、时序图在时钟脉冲序列作用下，电路状态、输出状态随时间变化的波形图叫做时序图。时序图便于用实验观察的方法检查时序电路的逻辑功能。 【例5.2.3】分析图示时序逻辑电路图的逻辑功能，写出电路的驱动方程，状态方程和输出方程，画出电路的状态转换图． ＊５.２.３异步时序逻辑电路的分析方法 【例5.2.4】 　已知异步时序电路的逻辑图如下，分析它的逻辑功能，画出电路的状态转换图和时序图．触发器和门电路均为ＴＴＬ电路． 完整的状态转换图： ５.３若干常用的时序逻辑电路5.3.１ 寄存器和移位寄存器 一、寄存器 　　寄存器用于寄存一组二值代码，一个触发器能存储一位二值代码，所以用n个触发器组成的寄存器能储存一组n位二值代码。 　　 图示是由边沿D触发器组成的4位寄存器74LS175的逻辑电路图，其输出状态仅取决于CP上升沿到达时刻的输入状态。 CMOS电路CC4076是三态输出的4位寄存器，其逻辑图如下： 二、移位寄存器 移位寄存器不但具有寄存器的功能——可以暂存数码，数码还可以在移位脉冲的作用下依次左移或右移。 可以用来实现数据的串行-并行转换、数值的运算及数据处理。 图示为由4个边沿D触发器组成的移位寄存器。 图5. 3.5 图5.3.4电路的电压波形 图5. 3.6 用JK触发器构成的移位寄存器 图5. 3.7 4位双向移位寄存器74LS194A的逻辑图 图5. 3.8 用两片74LS194A接成8位双向移位寄存器 图5. 3.10 例5.3.1电路的波形图 5.3.2 计数器 计数器在数字系统中应用十分广泛，不仅能统计输入脉冲的个数，还可以用作分频、定时、产生节拍脉冲等。 按时钟信号的触发方式分类：同步计数器和异步计数器两大类； 按计数器中计数值的变化趋势来分类：加法计数器、减法计数器、可逆计数器。 按计数器中数字的编码方式分类：二进制计数器、二-十进制计数器、循环码计数器等。 按计数器的计数容量分类：七进制计数器、十进制计数器、六十进制计数器等。 图5. 3.14 4位同步二进制计数器74161的逻辑图 图5. 3.15 用T’ 触发器构成的同步十六进制加法计数器CC4520 图5. 3.16 用T触发器接成的同步二进制减法计数器 图5. 3.17 单时钟同步十六进制加/减计数器74LS191 图5. 3.18 同步十六进制加/减计数器74LS191的时序图 图5. 3.19 双时钟同步十六进制加/减计数器74LS193 2.同步十进制计数器图5. 3.20 同步十进制加法计数器电路 图5. 3.21 图5.3.20电路的状态转换图 图5. 3.22 同步十进制加法计数器74160的逻辑图 图5. 3.23 同步十进制减法计数器电路 图5. 3.24 图5.3.23电路的状态转换图 图5. 3.25 单时钟同步十进制可逆计数器74LS190的逻辑图 二、异步计数器 　1、异步二进制计数器 异步计数器在做加1计数时是采取