数字电子技术 第5章 第4节 教程.ppt

;;;;;;;②同步二进制减法计数器 原理：根据二进制减法运算规则可知：在多位二进制数末位减1，若第i位以下皆为0时，则第i位应翻转。 由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为： ;;;③同步加减计数器; 大多数计数器是M≠2n计数器，设计这样的计数器没有规律可循，只有老老实实一步一步设计。;;;例：用JK触发器设计8421BCD码二 - 十进制加法计数器;;;;（5）画出完全状态转换图;;;例如：打断101→010转换;当X＝0 实现M7计数;00;a.单时钟方式（同步）： 加/减脉冲用同一输入端， 由加/减控制线的高低电平决定加/减 器件实例：74LS191（用T触发器） ;b.双时钟方式(同步) 器件实例：74LS193（采用T’触发器，即T=1） ; 异步计数器的分析与同步计数器分析步骤完全相同，但异步计数器里各级触发器的时钟不是都来源于计数脉冲，各级触发器的状态转换不是同时进行的，而是根据各级触发器是否有触发信号来决定。;（由特征方程及CP确定次态值。由特征方程求次态。）;;;（2）M≠2n的异步计数器分析;;; 要求：看懂功能表，熟练应用集成电路，内部电路不做要求。;1、逻辑符号;;用74161组成十二位二进制同步计数器;;3、同步十进制计数器 ①加法计数器 基本原理：在四位二进制计数器基础上修改，当计到1001时，则下一个cp电路状态回到0000。;能自启动; 控制逻辑电路保证74160为M10计数器，即逢十进一。;②减法计数器 基本原理：对二进制减法计数器进行修改，在0000时减“1”后跳变为1001，然后按二进制减法计数就行了。 ;能自启动;③十进制可逆计数器 基本原理一致，电路只用到0000~1001的十个状态 实例器件 单时钟：74190,168 双时钟：74192 ;二、异步计数器;②异步二进制减法计数器 在末位-1时，从低位到高位逐位借位方式工作。 原则：每一位从“0”变“1”时，向高位发出进位，使高位翻转;2、异步十进制加法计数器 原理： 在4位二进制异步加法计数器上修改而成， 要跳过 1010 ~ 1111这六个状态 ;器件实例：二－五－十进制异步计数器74LS290 ;集成计数器可以加适当反馈电路后构成任意模值M计数器。;☆ 异步置0;2、反馈置数法;☆ 选择模M计数器的计数范围，确定初态和末态。;74161是M16二进制计数器，只能实现M16以下任意进制数。;☆ 为什么1010状态不算在主循环内，用波形图说明;;;;; 原理：利用74161置数控制端/LD=0时，同步预置一个固定的二进制，实现计数M16以下任意进制计数分频。;;;2、N （芯片） M（要达到的模数） ①若M=N1*N2可分解 先用前面的方法分别接成N1和N2两个计数器。 N1和N2间的连接有两种方式： a.并行进位方式：用同一个CP，低位片的进位输出作为高位片的计数控制信号（如74160的EP和ET） b.串行进位方式：低位片的进位输出作为高位片的CP，两片始终同时处于计数状态;例：用74160接成100进制;例：用两片160接成100进制计数器;②若M不可分解 采用整体置零和整体置数法： 先用两片接成 M’ M 的计数器 然后再采用置零或置数的方法;例：用74160接成40进制;例：用74160接成40进制;解：;解：;解：; 解：一片74161最大计数模值为16，要实现M60计数必须用两片74161。;方法二、整体同步反馈置0000法：;方法三、整体同步反馈置数法：;; 例：图示可编程分频器。试分别求出模100计数时的预置数？若预置数I7~I0 =试求计数模值。;5.4 时序电路的设??方法;三、状态分配（编码） 1、确定触发器数目 2、给每个状态规定一个代码 （通常编码的取法、排列顺序都依照一定的规律） 四、选定触发器类型 求出状态方程，驱动方程，输出方程 五、画出逻辑图 六、检查自启动;例：设计一个串行数据检测器，要求在连续输入三个或三个以上“1”时输出为1，其余情况下输出为0。;三、状态分配 取n=2，令 的00、01、10为 则， ;四、选用JK触发器，求方程组 五、画逻辑图 ;六、检查电路能否自启动 将状态“11” 代入状态方程和输出方程，分别求X=0/1下的次态和现态下的输出，得到： ; 7490是二－五－十进制异步计数器;① 由逻辑图写出8421BCD计数器特征方程;② 由状态方程列出状态转换表;⑵ 5421BCD计数：;② 由状态方程列出状态转换表;4、功能表;5、 应用举例;☆