四位二进制除法器说明书（副本）.doc

目 录 一 、设计目的………………………………………………………………… 1 二 、设计要求………………………………………………………………… 1 三 、设计内容………………………………………………………………… 1 3.1、除法的实现………………………………………………………… 1 3.2、设计框图…………………………………………………………… 1 3.3、功能说明…………………………………………………………… 1 3.4、VHDL程序源代码………………………………………………… 2 3.5、VHDL程序说明…………………………………………………… 3 四 、原理图和印刷板图……………………………………………………… 4 PCB板图………………………………………………………… 4 Protel 原理图…………………………………………………… 5 五、设计结论…………………………………………………………………… 6 六、设计心得体会……………………………………………………………… 6 七、主要参考文献……………………………………………………………… 7 设计目的 掌握电子电路的一般设计方法和设计流程； 学习使用PROTEL软件绘制电路原理图及印刷板图。 设计要求 设计一个四位二进制除法器，具体要求如下： 1. 用键盘输入两个四位二进制数，并用数码管显示输入数。 2．按除法键即显示相除结果。 3. 除数为零时，数码管黑屏，不显示任何内容。 设计内容 设计过程 要想实现四位二进制除法器，必须首先实现除法的功能。 除法实现的方案可以用VHDL语言实现。 整个四位二进制除法器包括：输入电路，判断电路，除法电路，译码电路和显示电路。这些电路可以分别进行设计。 设计框图 3．各个模块的功能说明 整个四位二进制除法器的实现可以分为以下5个部分： 输入电路：输入两个4位2进制数A和B。它是通过连着高电平的8个开关来实现的。 判断电路：判断B是否为0。它是通过1个5输入同或门实现的。如果 B为0，输出端输出高电平，使能端除法器不工作，显示器黑屏。 除法电路：由VHDL语言实现的。它实现两个4位2进制数相除，并输出商y和余数r. 译码电路：由VHDL语言实现的。它实现两个4位2进制数相除，并输出商y和余数r. 显示电路：将译码器译成的数用数码管显示出来。 4．VHDL程序源代码 除法源代码 Library ieee; Use ieee.std_logic_1164.all; Entity divider is Generic (n: integer :=3); Port( a, b : in integer range 0 to 15; y:out std_logic_vector ( 3 downto 0); rest:out integer range 0 to 15; err:out std_logic); End divider ; Architecture rtl of divider is Begin Process (a,b) Variable temp1:integer range 0 to 15; Variable temp2:integer range 0 to 15; Begin temp1:=a; temp2:=b; if(b=0)then err =’1’; Else err=’0’; End if; For I in n downto 0 loop If (temp1=temp2*2**i) then y(i) =‘1’; temp1:=temp1-temp2*2**i; Else y(i)= ‘0’; End if; End loop; Rest =temp1; End process; End rtl; 5．VHDL程序说明 假设要计算Y=A/B，其中 A 和 B 有相同的位数4位。假设A=“1011”，B=“0011”。我们希望得到的运算结果是Y=“0011”和余数“0010”。 分析商的计算方法。首先对A和B进行比较。如果前者大于后者，则Y为‘1’，然后将A减去B；否则Y=‘0‘；再进入下一行。当n+1次迭代之后，计算完成，剩下的A就是余数。 让B乘以2的n次幂相当于将B向左移n位，所以新的B矢量比原矢量长n位。如果A比新的B更大，则Y（n）取值为1，然后将A减去B（移位后的）；否则Y=0；此后进行新的迭代。 将B乘以2的n-1次幂相当于将B向左移n-1位，，或将刚才计算时用到的值想右移1位。然后再将它和A比较，重复前面的步