六进制计数器讲述.doc

六进制计数器 目的和意义： 意义：通过课程设计锻炼动手能力和思维能力。培养自学能力和阅读理解力。 目的：增强对所学知识的认识，加深电路的理解，使所学知识形成一个串联网巩固知新。扩展知识面。使自己对所学知识有一个总括的把握。 二．设计要求及分析： 1 要求：设计一个六进制计数器 2 分析可知： 1）输入必需是二进制数。 2）用555定时器来产生1HZ的信号脉冲，作为CP的输入信号。 3）通过48译码器把从芯片74LS161过来的信号转化为七段数码管的显示。 4）使数码管从0—5循环显示。 方案的可行性论证。 脉冲产 控制 译码 译码 生信号 电路 电路 显示 工作原理： 1． 用555定时器产生1HZ的脉冲信号作为CP的输入。 1）555定时器的介绍 555定时器是目前应用最多的一种时基电路，电路功能灵活，使用范围广，只要在外部配上几个阻容元件，就可以构成单稳、多谐和施密特电路。因而在定时、检测、控制、报警等方面都有广泛的应用。典型的TTL定时器有5G555、CMOS定时器有CC7555、CC7556（双定时）。下面以CMOS产品CC7555为例进行分析。 555定时器的电路内部结构及工作原理 图中为CC7555定时器内部结构的简化原理图。它包括两个电压比较器C1和C2、一个RS触发器、一个放大管V、三个5k电阻构成的分压电路和由两个反相器构成的输出缓冲级。R为触发器的直接复位端。 定时器锝工作主要取决于比较器，比较器的输出控制RS触发器和放电管V的状态。 当加上电源Vdd后，比较器C1的反相输入端即控制端（CO）的电压为2Vdd/3；比较器C2的同向输入端电压为Vdd/3。 当阀值输入端（TH）即比较器C1的同向输入端相位高与2Vdd/3时，比较器C1输出高电平，使RS触发器置0，输出Q=0，而Q/=1使放电管V导通。当触发输入端（/TR）即比较器C2的相反输入端电位低于Vdd/3时，比较器C2输出高电平，使RS触发器置1，输出Q=1，而/Q=0使放电管V截止。当阀值输入端TH电位低于2Vdd/3，触发输入端/TR电位高于Vdd/3时，比较器C1、输出均为0，即R、S端均为0，输出维持不变。如果在控制端（CO端）外加一控制电压，可改变电路的阀值输入电压和触发输入电压。 555定时器的功能如表所示。 表1-3 555定时器功能表 输入 输出 TH TR（非） R（非） OUT 开关V × 2/3Vdd 2/3Vdd 2/3Vdd × 1/3Vdd 1/3Vdd 1/3Vdd 0 1 1 1 0 0 原状态 1 接通 接通 原状态 断开 2） 在此电路中是用555定时器构成占空比可调的多谐振荡器，要输出1HZ的信号脉冲，就得使占空比q=50%，就得采用如图1-2所示的改进电路。因为在电容的充电于放电过程中R2上的电压极性相反，所以利用二极管的单向导电性使电容冲放电时间为不同得数值。 设R1=R2=10K，滑动变阻器Rw=20K，调节滑动变阻器使得Rw1=Rw2，使输出的脉冲信号为1HZ，求电容C1的值。 解：由要求可知周期T=1S 由公式T=T1+T2=0.7（R1+Rw1+R2+Rw2）C1可得 C1=T/0.7（R1+Rw1+R2+Rw2）=36uF 电容充电时二极管VD1导通、VD2截止，充电时间为 T1=（R1+Rw1）C1ln2≈0.7（R1+Rw1）C1=0.5S 而电容放电时VD1截止、VD2导通，放电时间为 T2=(R2+Rw2)C1ln2≈0.7(R2+Rw2)C1=0.5S 此时就输出占空比q=50%的1HZ信号脉冲。 图 1-2 2．用74LS161来控制六进制输出 1）161系列计数器简介 同步四位二进制计数器74LS161的介绍161是可预置、可保持同步的四位二进制加法计数器。161有TTL系列中的54/74161、54/74LS161和54/74/F161以及CMOS系列中的54/74HC161、54/74HCT161等。图中是161的外引脚排列图。表中是161的逻辑功能表。其逻辑功能是 清0 当清0端Rd=0时，使计数器清0，即使QaQbQcQd=0000。 置数 当预置端Ld=0，而Rd=1时，在置数输入端A、B、C和D预置某个外加数。 当CP上升沿到达时，可将数据A、B、C、