GaAs衬底制备40nmT型栅工艺-重庆理工大学学报.PDF

第２６卷　第６期 重 庆 理 工 大 学 学报（自然科学） ２０１２年６月 Ｖｏｌ．２６　　Ｎｏ．６ ＪｏｕｒｎａｌｏｆＣｈｏｎｇｑｉｎｇＵｎｉｖｅｒｓｉｔｙｏｆＴｅｃｈｎｏｌｏｇｙ（ＮａｔｕｒａｌＳｃｉｅｎｃｅ） Ｊｕｎ．２０１２  ＧａＡｓ衬底制备４０ｎｍＴ型栅工艺 １，２ １ ２ 刘　帆 ，苑进社 ，时文华 （１．重庆师范大学 物理与电子工程学院，重庆　４０００４７； ２．中国科学院苏州纳米技术与纳米仿生研究所，苏州　２１５１２３） 摘　　　要：采用双层胶工艺电子束光刻在ＧａＡｓ衬底上制备４０ｎｍ栅长Ｔ型栅。制备过程仅 需１次曝光１次显影，使得工艺制备过程得到简化；优化的栅制作工艺保证了形貌良好的栅线 条。实验结果表明，该方法能制备４０ｎｍ栅长的Ｔ型栅，基本满足器件制作要求。 关　键　词：Ｔ型栅；双层胶；１次曝光１次显影 中图分类号：ＴＭ２３　　　　文献标识码：Ａ 文章编号：１６７４－８４２５（２０１２）０６－００９５－０３ ４０ｎｍＴｇａｔｅＰｒｅｐａｒａｔｉｏｎＴｅｃｈｎｏｌｏｇｙｏｎＧａＡｓＳｕｂｓｔｒａｔｅ １，２ １ ２ ＬＩＵＦａｎ ，ＹＵＡＮＪｉｎｓｈｅ，ＳＨＩＷｅｎｈｕａ （１．ＤｅｐａｒｔｍｅｎｇｏｆＰｈｙｓｉｃｓ，ＣｈｏｎｇｑｉｎｇＮｏｒｍａｌＵｎｉｖｅｒｓｉｔｙ，Ｃｈｏｎｇｑｉｎｇ４０００４７，Ｃｈｉｎａ； ２．ＳｕｚｈｏｕＩｎｓｔｉｔｕｔｅｏｆＮａｎｏＴｅｃｈａｎｄＮａｎｏＢｉｏｎｉｃｓ，ＣｈｉｎｅｓｅＡｃａｄｅｍｙｏｆＳｃｉｅｎｃｅｓ，Ｓｕｚｈｏｕ２１５１２３，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：ＮｅｗａｄｖａｎｃｅｓｉｎｅｂｅａｍｌｉｔｈｏｇｒａｐｈｙｈａｖｅｍａｄｅｐｏｓｓｉｂｌｅｔｈｅｆａｂｒｉｃａｔｉｏｎｏｆＨＥＭＴｗｉｔｈｇａｔｅ ｌｅｎｇｔｈｗｅｌｌｉｎｔｈｅｎａｎｏｍｅｔｅｒｒｅｇｉｍｅ．Ｄｏｕｂｌｅｌａｙｅｒｓｒｅｓｉｓｔｔｅｃｈｎｏｌｏｇｙｗｉｔｈｅｌｅｃｔｒｏｎｂｅａｍｌｉｔｈｏｇｒａｐｈｙｏｎ ａＧａＡｓｓｕｂｓｔｒａｔｅｉｓｕｓｅｄｔｏｐｒｅｐａｒｅ４０ｎｍｇａｔｅｌｅｎｇｔｈＴｇａｔｅ．Ｔｈｉｓｍｅｔｈｏｄｒｅｑｕｉｒｅｓｏｎｌｙｏｎｅｌｉｔｈｏｇｒａ ｐｈｙａｎｄｏｎｅｄｅｖｅｌｏｐｍｅｎｔ，ｗｈｉｃｈｃａｎｂｅａｐｐｌｉｅｄｔｏｓｉｍｐｌｉｆｙｔｈｅｐｒｏｃｅｓｓａｎｄｇｅｔａｎａｒｒｏｗｅｒｇａｔｅ．Ｔｈｅ ｒａｔｉｏｏｆｈｅａｄｔｏｆｏｏｔｐｒｉｎｔｏｆｔｈｅＴｇａｔｅｉｓｃｏｎｔｒｏｌｌａｂｌｅ．Ｔｈｅｅｘｐｅｒｉｍｅｎｔｒｅｓｕｌｔｓｓｈｏｗｔｈａｔｔｈｅｗａｙｍｅｅｔｓ ｔｈｅｎｅｅｄｏｆｔｈｅｄｅｖｉｃｅｆａｂｒｉｃａｔｉｏｎ． Ｋｅｙｗｏｒｄｓ：Ｔｇａｔｅ；ｄｏｕｂｌｅｌａｙｅｒｓｒｅｓｉｓｔ；ｏｎｅｌｉｔｈｏｇｒａｐｈｙａｎｄｏｎｅｄｅｖｅｌｏｐｍｅｎｔ 　　ＧａＡｓ／ＡｌＧａＡｓ异质结高电子迁移率晶体管 必需在缩小器件栅长的同时获得比较低的栅电 （ＨＥＭＴ）作为新型化合物半导体器件，由于其卓越 阻。Ｔ型栅已制备成为用于高频 ＨＥＭＴ器件中的 的电子输运特性，所以具有高频、高速和低噪声等 主流技术。Ｔ型栅的窄小栅脚提供了晶体管的高 优点。为了获得高增益、低噪声和高速的ＨＥＭＴ 频特性，并且使其在毫米波频率范围内低噪声操 器件，关键要求是缩小栅长，然而器件栅长的缩小 作，而宽大的栅帽则减小了栅电阻［１－２］。 又增大了栅电阻，影响器件高频性能的改善，因此 目前，在国际范围内有多种制备Ｔ型栅的方 　　收稿日期：２０１２－０２－２８ 基金项目：国家