基于FPGA和SRAM的数控振荡器的设计与实现-Read.DOCVIP

基于FPGA和SRAM的数控振荡器的设计与实现 1 引言 数控振荡器是数字通讯中调制解调单元必不可少的部分，同时也是各种数字频率合成器和数字信号发生器的核心。随着数字通信技术的发展，对传送数据的精度和速率要求越来越高。如何得到可数控的高精度的高频载波信号是实现高速数字通信系统必须解决的问题，可编程逻辑器件和大容量存储器的发展为这一问题的解决带来了曙光。本文介绍如何用FPGA（现场可编程逻辑门阵列）和SRAM（静态随机存储器）实现高精度数控振荡器。 2 NCO概述 NCO（Numerical Controlled Oscillator）即数控振荡器用于产生可控的正弦波或余弦波，其实现的方法目前主要有计算法和查表法等。计算法以软件编程的方式通过实时计算产生正弦波样本，该方法耗时多且只能产生频率相对较低的正弦波，而需要产生高速的正交信号时，用此方法无法实现。因此，在实际应用中一般采用最有效、最简单的查表法，即事先根据各个NCO正弦波相位计算好相位的正弦值，并以相位角度作为地址把该相位的正弦值数据存储在表中，然后通过相位累加产生地址信息读取当前时刻的相位值在表中对应的正弦值，从而产生所需频率的正弦波。 用查表法实现NCO的性能指标取决于查表的深度和宽度，即取决于表示相位数据的位数（查表存储器地址线的位数）和表示正弦值数据的位数（查表存储器数据线的位数）。改善NCO性能最简单和最根本的方法是加大查找表的深度和宽度。目前，用查找表法实现NCO的普遍做法是用片内ROM作为查找表，由于片内资源的限制，查找表的深度和宽度一般不会很大（通常为256×8bits），大大限制了NCO性能的提高，用独立的大容量SRAM作为查找表，把查找表从片内移到片外，可以较好解决这个问题，基于这种思想，笔者成功地用FPGA（Xilinx公司的XC2V1000型门阵列）和SRAM（Cypress公司的CY7C1021型存储器）实现了NCO。 3 NCO的实现 3.1 结构设计 用FPGA和SRAM实现的NCO的结构如图1所示。大框内部分是由FPGA完成，主要部件分为频率控制字寄存器，相位控制字寄存器、通道控制字寄存器、累加器、加法器、通道选择器和锁存器等。微处理器对NCO进行控制，可用单片机或DSP（数字信号处理器）实现。 3.1.1 频率控制字寄存器、相位控制字寄存器、累加器和加法器 频率控制字寄存器和相位控制字寄存器都是32位并行输入/并行输出寄存器，它们通过微处理器接口进行读写。频率控制字寄存器确定载波的频率，相位控制字寄存器确定载波的初始相位。32位累加器对代表频率的频率控制字进行累加运算，累加结果与代表初始相位的相位控制字通过32位加法器进行相加运算，相加结果的高16位数据读取查找表的地址信息。频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述，集成在一个模块中，其VHDL源程序如下：entity addr_sin is Port（clock：in STD_LOGIC；——时钟信号 reset：in STD_LOGIC；——同步复位信号 ——定义频率控制字寄存器 g_sin：in STD_LOGIC； data_con_sin：in STD_LOGIC_VECTOR（31 downto 0）； d_con_sin：out STD_LOGIC_VECTOR（31 downto 0）； ——定义相位控制字寄存器 g_sin1：in STD_LOGIC； data_con_sin1：in STD_LOGIC_VECTOR（31 downto 0）； d_con_sin1：out STD_LOGIC_VECTOR（31 downto 0）； dout：out STD_LOGIC_VECTOR（15 downto 0）——加法器输出信号 ）； end addr_sin； architecture Behavioral of addr_sin is signal a_sin，a_sin1，count，count1：STD_LOGIC_VECTOR（31downto0）：＝“00000000000000000000000000000000”；——定义中间变量并初始化begin d_con_sin＜＝a_sin；——用于微处理器读频率控制字寄存器 d_con_sin＜＝a_sin1；——用于微处理器读相位控制字寄存器 dout＜＝count1（31 downto 16）；——加法器输出 process（g_sin，data_con_sin）——写频率控制字寄存器 begin if（g_sin＝“1”）then a_sin＜＝data_con_sin； end if； end process； pr