dds信号源设计.ppt

综合课程设计课题 ——DDS直接数字合成信号源 技术指标要求 产生信号类型： 方波（发挥：任意波形）。 输出信号频率范围： 1Hz～2000KHz 步进1Hz 工作要求 硬件部分 要求用MCU和CPLD来实现 软件部分 CPLD要求用原理图或VHDL设计实现 MCU要求用C语言设计实现。 设计时要充分考虑系统的可兼容性及可扩展性。 DDS系统概述 DDS技术一般都是以数字控制振荡器NCO（Numerically Controlled Oscillator）为核心，来产生频率可调的sin正弦波的波形的数字量表示的幅值。这些数字量表示的波形幅值再通过一个DAC（Digital-Analog Converter），得到正弦波的模拟量波形。它是在时域中进行频率合成，从而能够对输出频率进行快速而且精确的控制，并且这种控制全部都是数字控制，因此可以提供非常高的频率精度。 DDS工作原理 DDS工作原理 DDS工作原理 DDS工作原理 相位累加器 在标准频率参考源地控制下（频率控制字K决定了相应的相位增量），相位累加器则不断地对该相位增量进行线性累加，当相位累加器积满量时就会产生一次溢出，从而完成一个周期性的动作，这个动作周期即是DDS合成信号的一个频率周期。 参数选择原理 DDS技术在本质上，是实现了一个数字分频器的功能，它的频率精度是由相位累加器或者是频率控制字M的比特数决定的，即输入的参考频率除以2M就决定了DDS所能够实现的频率精度。输出信号波形的频率及频率分辨率可以表示如下： fout=Mfc/2N fmin=fc/2N fout为输出信号频率； fmin为输出信号分辨率；M为频率控制字；N为相位累加器字长；fc为标准参考频率源工作频率 结论 DDS输出信号的频率主要取决于频率控制字M 相位累加器字长N决定DDS的频率分辨率 当M增大时，fout可以不断地提高，但根据采样定理，最高输出频率不得大于fc/2 工作输出频率达40％fc时，输出波形的相位抖动就很大 实际工作时输出频率小于fc/3较为合适。 设计方案一 用单片机实现的DDFS直接数字频率合成 利用单片机实现逻辑控制和累加器，用存储器存储波形的量化数据，单片机按照不同频率要求以频率控制字的步进对相位增量进行累加，以累加值作为地址码去读取存储器相应地址单元里的量化数据，经D/A转换和幅值控制，再通过低通滤波器可得所需波形。此方案系统简单，但受单片机运算速度的影响，频率无法做高，同时易受干扰 设计方案二 用FPGA实现的DDFS直接数字频率合成 利用可编程逻辑器件FPGA实现复杂的逻辑控制，用存储器存储波形的量化数据，FPGA按照不同频率要求以频率控制字的步进对相位增量进行累加，以累加值作为地址码去读取存储器相应地址单元里的量化数据，经D/A转换和幅值控制，再通过低通滤波器可得所需波形。 系统原理框图 * * 奈奎斯特抽样定理： 任意一个频率带宽为F的连续信号f(t),d都可以用一系列离散取样值f(t), f(t+T), f(t+2T)….. f(t+nT)来表示。 只要取样点的时间间隔T小于1/2F，表示就是完整的，包含了连续信号f(t)的全部信息 离散相位的幅度序列 a b c d ROM 相位取样地址 量化的正弦波幅值 对于一个连续的正弦波信号，其角频率ω可以用相位斜率Δφ/Δt表示。当角频率ω为定值时，其相位斜率Δφ/Δt也是一个确定值。此时，正弦波信号的相位与时间成线性关系，即φ＝t 相位 累加器 LUT 或幅度 转换算法 DAC 平滑 调整字 设定输出频率 累加相位值查找表地址 输出波形幅值 … 参考时钟 N位加法器 N位相位寄存器 频率控制字 输出序列 *