微型计算机原理(第二版)第6章.ppt

  1. 1、本文档共83页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
片间地址译码采用线选法 部分译码法 1KX4bit组成4KB的存储器 片间地址译码采用线选法 部分译码法 全译码法 6.4.2 存储器连接举例 1。ROM与8位CPU的连接 用2716 (2K×8)构成6KB的ROM,地址范围从0000H开始 先确定芯片数量 写出每个芯片的地址范围 画出连线图:数据线、控制线、地址线 2。静态RAM与8位CPU的连接 用2114(1K×4)构成4KB的RAM,地址范围从2000H开始 3。EPROM、RAM同时与8位CPU的连接 用2716 (2K×8)构成8KB的EPROM,地址范围从0000H开始 用2114(1K×4)构成4KB的RAM,地址范围从2000H开始 从3000H~3FFFH 为4KB的待扩展区 4。动态RAM与CPU的连接 5。只读存储器与16位CPU的连接 用2732 (4K×8)构成8KB的EPROM 6。静态RAM与16位CPU的连接 用6116(2K×8)构成2K字的EPROM 7.快速循环动态存储器FCRAM(Fast Cycle RAM)   FCRAM由富士通和东芝公司联合开发,数据吞吐速度可达普通DRAM/SDRAM的4倍。 FCRAM将目标定位在需要极高内存带宽的应用中,如业务繁忙的服务器以及3D图形及多媒体处理等。 FCRAM最主要的特点便是行、列地址同时(并行)访问,而不像普通DRAM那样,以顺序方式进行(首先访问行数据,再访问列数据)。 2716 cs 2114 cs WR 12 34 1 2 3 4 6.5 几种新型存储器简介 1.闪速存储器(Flash Memory) Flash存储器1983年Intel公司首先推出,商品化于1988年. Flash存储器属于E2PROM类型,不加电能长期保持存储的信息。 F1ash存储器被称为闪速存储器,是因为用电擦除且能实现擦除整个存储矩阵或部分存储矩阵,速度很快,与E2PROM擦除一个地址(一个字节或16位字)的时间相同。 Flash存储器既有ROM和RAM两者的性能,又有MROM、DRAM一样的高密度、低成本和小体积。它是目前惟一具有大容量、非易失性、低价格、可在线改写和较高速度几个特性共存的存储器。 同DRAM比较,F1ash存储器有两个缺点:可擦写次数有限和速度较慢。所以它还无望取代DRAM,但它是一种理想的文件存储介质,特别适用于在线编程的大容量、高密度存储领域。 由于Flash存储器的独特优点,在一些较新的主板上采用Flash ROM BIOS,会使得BIOS升级非常方便,在Pentium 微机中已把BIOS系统驻留在Flash存储器中。 Flash存储器亦可用做固态大容量存储器。由于Flash Memory集成度不断提高,价格降低,使其在便携机上取代小容量硬盘已成为可能。 2. 同步动态存储器SDRAM(Synchronous DRAM) SDRAM是同步动态存储器,又称为同步DRAM。SDRAM基于双存储体结构,内含两个交错的存储阵列,当CPU从一个存储体或阵列访问数据的同时,另一个已准备好读写数据。通过两个存储阵列的紧密切换,读取效率得到成倍提高。理论上速度可与CPU频率同步,与CPU共享一个时钟周期。 SDRAM不仅可用做主存,在显示卡专用内存方面也有广泛应用。 SDRAM也将应用于一种集成主存和显示内存的结构——共享内存结构(UMA)当中。UMA技术利用主存作显示内存,不再需要增加专门的显示内存,因此这种结构在很大程度上降低了系统成本。 3.双数据传输率同步动态随机存储器DDR DRAM(Double Data Rate DRAM) 在同步动态读写存储器SDRAM的基础上,采用延时锁定环(Delay-1ocked Loop)技术提供数据选通信号对数据进行精确定位,在时钟脉冲的上升沿和下降沿都可传输数据(第一代SDRAM仅在时钟脉冲的下降沿传输数据),这样就在不提高时钟频率的情况下,使数据传输率提高一倍。 由于DDR DRAM需要新的高速时钟同步电路和符合JEDEC标准的存储器模块,所以主板和芯片组的成本较高,一般只能用于高档服

文档评论(0)

junjun37473 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档