微处理器与总线.ppt

第2章 微处理器与总线 主要内容： 8088/8086 CPU的结构及工作原理 80386CPU的工作模式及结构特点 系统总线 2.1 微处理器概述 微处理器的功能： 能够进行算术和逻辑运算 能对指令进行译码、寄存并执行指令所规定的操作 具有与存储器和I/O接口进行数据通信的能力 少量数据的暂存 提供系统所需的定时和控制信号 能够响应输入输出设备发出的中断请求 2.1.1 运算器 运算器由算术逻辑单元、通用或专用寄存器组及内部总线三个部分组成 运算器的结构 单总线结构运算器 所有的部件都通过一条内部总线传递信息，任何时刻只有一组数据从源部件传送到目标部件。 ALU的输入端有两个用来暂时存放参加运算的操作数的锁存器。当要进行一次双操作数的运算时，首先通过总线将第一个操作数放入锁存器A或B中，然后再通过总线传送另一个操作数至另一个锁存器，之后进入ALU进行运算，运算结果通过总线置入某个内部通用寄存器。 双总线结构运算器 三总线结构运算器 2.1.2 控制器 指令控制 控制器要能根据指令所在的地址按顺序或在遇到转移指令时按照转移地址取出指令，分析指令，传送必要的操作数，并在指令执行结束后存放运算结果，要保证计算机中指令流的正常工作。 时序控制 指令的执行是在时钟信号的严格控制下进行的。一条指令的执行时间称为指令周期，时序信号由控制器产生，使系统按一定的时序关系进行工作。 操作控制 根据指令流程，确定在指令周期的各个节拍中要产生的微操作控制信号，以有效地完成各条指令的操作过程。 2.2? 8088/8086微处理器 8088/8086 CPU的特点 8088 CPU的外部引脚及其功能 8088/8086的功能结构 8088/8086的存储器结构 8088/8086的工作时序 2.2.1 8088/8086 CPU的特点 8086 CPU是Intel系列的16位微处理器，它有16根数据线和20根地址线，所以可寻址的地址空间是220＝1MB。 8088 CPU是准16位微处理器，它的内部寄存器、内部运算部件以及内部操作都是按16位设计的，但对外的数据总线只有8位，在处理一个16位数据时，8088需要两步操作，因而称8088是准16位微处理器。 指令流水线 2.2.2 8088 CPU的外部引脚及其功能 8088和8086都是具有40条引出线的集成电路芯片，采用双列直插式封装。 为了减少芯片的引线,8088/8086的许多引脚具有双重定义和功能，采用分时复用方式工作（即在不同时刻，信号含义不同）。 DT/#R ??? 数据传送方向控制（输出、三态）。用于确定数据传送的方向。高电平时表示CPU向存储器或I/O接口发送数据；低电平表示CPU从存储器或I/O接口接收数据。此信号常用于控制总线收发器的传送方向。 #DEN ??? 数据允许（输出、三态）。低电平表示数据总线上有有效数据。它在每次访问内存或I/O接口以及在中断响应期间有效。它常用作数据总线驱动器的片选信号。 ALE ??? 地址锁存允许（输出、三态）。高电平表示地址线上有效地址。它常作为锁存控制信号将A0～A19锁存到地址锁存器。 #RD ??? 读控制（输出、三态）。低电平表示CPU正在对存储器或I/O接口进行读操作。 READY ?? “准备就绪”（输入、高电平有效）。它是被访问的内存或I/O接口发出的响应信号，高电平表示存储器或I/O设备已准备好，可以进行数据传送。若存储器或或I/O设备没准备好，则可将此引脚拉低。CPU在总线周期的T3采样READY引脚，若为低电平，CPU将自动插入1个或多个等待周期Tw。直到READY变为高电平后，CPU才脱离等待状态，继续执行后续操作。 INTR ??? 可屏蔽中断请求（输入、高电平有效）。CPU在每条指令的最后一个周期对此引脚进行采样，以决定是否进入中断响应周期。此信号可用软件屏蔽。 HOLD ??? 总线保持请求（输入、高电平有效）。当某一总线主控设备要占用系统总线时，通过此引脚向CPU提出请求。 HLDA ??? 总线保持响应（输出、高电平有效）。CPU对HOLD请求信号的响应：所有三态引脚变为高阻态，同时使此引脚变为高电平，表示处理器已放弃对总线的控制。当CPU检测到HOLD信号无效后，就立即使此引脚变为低电平，同时恢复对总线的控制。 #SS0 ???系统状态信号输出。它与IO/#M和DT/#R信号决定了最小模式下当前总线周期的状态。三者的状态组合所表示的处理器操作见下表。 2.2.3 8088/8086的功能结构 8088/8086的内部结构从功能上分成两个单元 总线接口单元BIU 管理8088与系统总线的接口 负责CPU对存储器和外设进行访问 执行单元EU 负责指令的译码、执行和数据的运算 两个单元相