第二章组合逻辑电路.ppt

为了实现2位以上数码比较时，输入低位片比较结果而设置的。FA＞B、FA＜B 、FA＝B为本位片三种不同比较结果输出端。 由此可写出如下逻辑表达式： FA＞B＝(A1B1)+(A1=B1)(A0B0)+(A1=B1)(A0=B0)IAB FA＜B＝(A1B1)+(A1=B1)(A0B0)+(A1=B1)(A0=B0)IAB FA=B＝(A1=B1)(A0=B0)IA=B 根据表达式画出逻辑图如图2.34所示。图中用了两个l位数值比较器，分别比较（A1、B1）和（A0、B0），并将比较结果作为中间变量，这样逻辑关系比较明确。 三． 集成数值比较器及其应用 1．集成数值比较器7485 7485是典型的集成4位二进制数比较器。其电路原理与2位二进制数比较器完全一样。逻辑符号如图2.35所示。 一片7485可以对两个4位二进制数进行比较，此时级联输入端IAB 、IAB 、IA=B应分别接0、0、1。当参与比较的二进制数少于4位时，高位多余输入端可同时接0或1。 2．集成数值比较器的扩展 （1）串联扩展方式，如图2.36所示。 （2）并联扩展方式。 图2.37所示是采用并联方式用5片7485组成的16位二进制数比较器。将16位按高低位次序分成4组，每组用1片7485进行比较，各组的比较是并行的。将每组的比较结果再经1片7485进行比较后得出比较结果。这样总的传递时间为两倍的7485的延迟时间。若用串联方式，则需要4倍的7485的延迟时间。 2.4.5 加法器 一．加法器的基本概念及工作原理 1．半加器 * 2.4.3 译码器 一．译码器的基本概念及工作原理 译码器——将输入代码转换成特定的输出信号的电路。 假设译码器有n个输入信号和N个输出信号，如果N=2n ，就称为全译码器，常见的全译码器有2线—4线译码器、3线—8线译码器、4线—16线译码器等。如果N＜2n ，称为部分译码器，如二一十进制译码器（也称作4线—10线译码器）等。 下面以2线—4线译码器为例说明译码器的工作原理和电路结构。 2线—4线译码器的功能如表2.13所示（输出低电平有效）。 当使能有效时，由表2.12可写出各输出函数表达式： 用与非门实现的2线—4线译码器的逻辑电路如图2.21所示。 二．集成译码器74LS138 74LS138是一种典型的二进制译码器，其逻辑功能表如表2.14。 74LS138的逻辑图如图2.22所示。它有3个输入端A2、A1、A0，8个输出端 所以常称为3线—8线译码器，属于全 译码器。输出为低电平有效，G为使能输入端。 三．译码器的应用 1．译码器的扩展 利用译码器的使能端可以方便地扩展译码器的容量。下面讨论将两片74LS138扩展为4线—16线译码器。 2．实现组合逻辑电路 由于译码器的每个输出端分别与一个最小项相对应，因此辅以适当的门电路，便可实现任何组合逻辑函数。 【例2.14】试用译码器和少量门电路实现逻辑函数： 解：（1）将逻辑函数转换成最小项表达式，再转换成与非—与非形式。 （2）该函数有三个变量，所以选用3线—8线译码器74LS138。 用一片74LS138加一个与非门就可实现逻辑函数L，逻辑图如图2.24示。 【例2.15】某组合逻辑电路的真值表如表2.15所示，试用译码器和门电路设计该逻辑电路。 解：（1）写出各输出的最小项表达式，再转换成与非—与非形式。 （2）选用3线—8线译码器74LS138。设A2 =A、A1=B、A0=C。将L、F、G的逻辑表达式与74LS138的输出表达式相比较，有： 如图2.25所示。 3．构成数据分配器 与数据选择器的“多选一”相反，数据分配器是将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。它的作用与图2.26所示的单刀多掷开关相似。 由于译码器和数据分配器的功能非常接近，所以译码器一个很重要的应用就是构成数据分配器。也正因为如此，市场上少有集成数据分配器产品，只有集成译码器产品。当需要数据分配器时，可以用译码器改接。 ?【例2.16】 用3:8译码器设计一个“1线-8线”数据分配器。 解：如图2.27连接，当输入有效数据D时，在数据输出端得到表2.16结果（输入、输出均低电平有效）。 四．数字显示译码器 在数字系统中，常常需要将数字、字母、符号等直观地显示出来，供人们读取或监视系统的工作情况。能够显示数字、字母或符号的器件称为数字显示器。 在数字电路中，数字量都是以一定的代码形式出现的，所以这些数字量要先经过译码，才能送到数字显示器去显示。这种能把数字量翻译成数字显示器所能识别的信号的译码器