- 1、本文档共44页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第四章、内嵌式逻辑分析仪的使用 FPGA平台下有关测试与测量技术简介: 在FPGA平台下测试与测量技术 市场状况与覆盖范围 硬件测试种类 TM方法 嵌入式逻辑分析仪 SignalTap II SignalTap II 主要功能 使用SignalTap II的一般流程 测试参数的配置 SignalTap II的使用实例:DTMF信号的检测 §4. 内嵌式逻辑分析仪的使用 一、在FPGA平台下测试与测量技术 ( Test Measurement ) 二、 硬件测试种类 三、 TM方法 ①、传统“探头”方法:万用表、示波器、逻辑分析仪、相位分析仪、… 四、 TM方法(1) ①、传统“探头”方法:万用表、示波器、逻辑分析仪、相位分析仪、… ②、基于JTAG的边界扫描测试(Board Scan Test, BST) ③. 基于JTAG的内部逻辑测试 ④. 混合测试技术 五、 嵌入式逻辑分析仪 三项主要缺点: 1.内核的尺寸限制了FPGA中逻辑资源的利用。此外 由于波形数据占用FPGA内部存储器,使信号采样的数 据量有限。 2. 设计工程师必须放弃把内部存储器用于调试,存储 器的利用取决于系统的设计。 3. 内部逻辑分析仪只工作于状态模式。它们捕获的数 据与规定的时钟同步,而不能提供信号定时关系。 数据捕获分为两类: 异步捕获获取信号的时间信息。在这个模 式中,逻辑分析仪内部时钟用于数据取样,取 样速度越快,测量分辨率越高。在目标设备与 分析仪捕获的数据之间, 没有固定的时间关系。 当SUT信号间的时间关系成为主要考虑 因素时,通常使用这种捕获模式。 同步捕获用于获取SUT“状态”。一个源自 SUT的信号确定了取样点(何时、间隔多久一 次)。用于为捕获确定时间的信号可以是系统 时钟、总线控制信号或一个引发SUT改变状态 的信号。数据在活动边缘取样,代表逻辑信号 稳定时SUT所处的状态。当且仅当所选信号有 效时,逻辑分析仪才能够完成取样操作。此 时,不考虑两个时钟事件之间所发生的操作。 六、 SignalTap II的主要功能 每个器件上的多个逻辑分析仪 --SignalTap II逻辑分析仪在每个器件中支持逻辑分析仪IP函数的多个实例。此特性实现了器件中每个时钟域上单独且唯一的嵌入式逻辑分析仪功能。 --实例管理器对话框识别出设计中等待测试的所有验证过的逻辑分析仪,他们可以用来捕获并存储数据。该对话框还可以对用来生成每个分析仪的资源进行估算。 基本触发功能 使用基本触发条件,可以对给定的信号或者总线指定数值,而不必关心其上升沿、下降沿,电平的高低或任何一个边沿条件。 高级触发功能 设计人员使用高级触发功能提供的图形界面,可以轻松的生成用户定义的触发逻辑,对总线状态和单个信号进行比较;此功能实现了更高的精度以及问题解决能力。 灵活的缓冲获得模式 SignalTap II逻辑分析仪对环形缓冲模式支持4个触发位置;这样,当触发条件满足后,用户可以更多的控制应该捕 获并显示什么样的数据。 4个触发位置为: 前┉┉“前”触发位置向软件表明,在达到触发条件前, 保存所发生采样的12%,达到触发条件后,再保存采样的88%。 中┉┉“中”触发位置向软件表明,在达到触发条件前, 保存所发生采样的50%,达到触发条件后,再保存采样的50%。 后┉┉ “后”触发位置向软件表明,在达到触发条件前,保存所发生采样的88%,达到触发条件后,再保存采样的12%。 连续┉┉“连续”触发位置向软件表明,以环形缓冲的方式进行连续采样保存,直到用户中断为止。 分段缓冲获得模式捕获周期事件 用户使用此模式,可以将缓冲获得存储器进行分段处理, 这样就可以多次捕获同一个事件, 而不浪费储存器资源。此功能特别适用于捕获周期事件。 每个器件上最多1,024个通道 一个专用设计中所能够支持的通道数量,很大程度上取决于可以使用的器件资源(如逻辑单元(LE)和RAM)。SignalTap II逻辑分析仪可以管理来自每个器件上一个或多个逻辑分析仪宏函数的1,024个通道。 每个通道上最大128K采样 可以储存在Altera?器件嵌入式储存器中的采样数量取决于器件中的剩余存储器资源,这些资源在设计测试中没有使用。SignalTap II逻辑分析仪可以单独支持每通道128K采样。 时钟支持超过200MHz 许多含有FPGA的复杂数字系统具有速率超过200MHz的时钟。如果要支持超过200MHz的时钟频率,设计人员可以以系统速率对数据进行采样。 助记和基数表 当需要
文档评论(0)