第章微处理器.ppt

本 章 内 容 典型微处理器8086/8088 了解80486 总线 8086/8088 CPU简介 2.1.1 8086的工作模式和引脚 2.1.1 8086的工作模式和引脚 2.1.1 8086的工作模式和引脚 2.1.1 8086的工作模式和引脚 （5）READY：准备就绪信号； （6）INTR：可屏蔽中断请求信号； （7）NMI：不可屏蔽中断请求信号； （8）INTA：中断响应输出信号，低电平有效； 2.1.1 8086的工作模式和引脚 （10）MN/MX：工作模式选择信号； ? 工作模式选择，输入； ? 接高电平时，8086/8088工作在最小模式；反之，8086/8088工作在最大模式。 （11）CLK：时钟输入信号； （12）VCC：+5V电源； （13）GND：接地线。 2.1.1 8086的工作模式和引脚 最小模式和最大模式的主要差别 2.1.2 8086 CPU的工作时序 2.1.2 8086 CPU的工作时序 2.1.2 8086 CPU的工作时序 2.1.2 8086 CPU的工作时序 2.1.3 8086 CPU的内部结构 方向标志DF：1（串操作中地址按减量方式） 0 （串操作中地址按增量方式） ４个16位变址和指针寄存器：SI、DI、SP、BP，存放存储单元偏移地址。 按CPU与其他芯片的位置分为： 片内总线(内总线)是寄存器、算术逻辑部件ALU、控制部件、及地址加法器之间传输信息的通路； 片外总线(外总线)是CPU与内存、输入输出设备接口之间进行通信的通路。 微机总线层次结构－系统总线 微机总线层次结构－外设总线 习题 P91 2.1 ~ 2.5 2.10 、2.8、2.16、2.17 (1)地址空间安排 2.1.4 8086的内存储器 存储器的分段 最大可直接寻址的内存物理地址空间220=1MB； 00000H~003FFH共1KB为中断向量表，存放中断向量； FFFF0H~FFFFFH共16个单元系统占用，放一条无条件转移指令，转去执行系统初始化。 (2)存储器的分段 2.1.4 8086的内存储器 2.1.4 8086的内存储器 (2)存储器的分段 将整个1MB的存储空间分成若干个可独立寻址的逻辑单位，称为逻辑段；一个逻辑段可以在1MB的内存中浮动，段与段之间可以部分重叠、完全重叠或完全分离。 每个段大小为64KB； 逻辑段分为代码段、数据段、堆栈段和附加段四种类型； 每个段的起始地址是一个可以被16整除的数（即段的起始地址的最低四位为0）； 段基地址或段基址：逻辑段起始地址的最高16位地址值。一般存放在CS, DS, SS和ES段寄存器中。 2.1.4 8086的内存储器 一旦这四个段寄存器内容被设定，就规定了CPU当前可寻址的段。 (3)逻辑地址和物理地址 逻辑地址与物理地址的关系 20203H 20202H 20201H 20200H 20000H 2000H 有效地址 0202H 段基址 物理地址 逻辑地址 访问存储器时，要形成20位物理地址，即先找到某段，再找到该段内偏移量（有效地址）。物理地址＝段基址×16＋偏移地址，如图所示。 CPU中每个存储单元在存储体中的位置都可以使用物理地址和逻辑地址来表示。 2.1.4 8086的内存储器 EA--有效地址，表示按寻址方式计算出的偏移地址 EA ES、 SS DS 数据存取 6 EA ES、 DS SS BP作基址寻址 5 DI 无 ES 串操作之目的数据串 4 SI ES、SS DS 串操作之源数据串 3 SP 无 SS 堆栈操作 2 IP 无 CS 取指令 1 段内偏移地址的来源 可重设的段寄存器 默认的段寄存器 内存访问类型 序号 8086对段寄存器使用的约定 (4) 8086的内存储器结构 2.1.4 8086的内存储器 8086系统中存储器与总线的连接 2.1.4 8086的内存储器 读或写偶地址的一个字；(1总线周期) 读或写偶地址的一个字节；(1总线周期) 读或写奇地址的一个字节；(1总线周期) 读或写奇地址的一个字；(2总线周期) 对准字、非对准字； MOV AX, 0064H ADD AX, 0100H MOV [2000H], AX 2.2 总 线 一、微机总线分类 按不同的层次和角度总线有： 2.2.1 总线概述 总线是一组信号线集合，在计算机系统各部件间传输地址、数据和控制信息的公共通路。 按总线传送信息类别分为：地址总线、数据总线和控制总线 按总线传送信息方向分为：单向总线和双向总线 图示 一、微机总线分类 2.2 总 线 按总