组合逻辑电路16.ppt

组合逻辑电路 本章要求： 掌握组合逻辑电路的基本分析方法和一般设计过程 理解常见逻辑模块的功能及其使用 了解实际逻辑电路中冒险现象的形成原理及其防止 逻辑门电路 半导体二极管的开关特性 半导体二极管的开关特性 半导体三极管的开关特性 截止条件及截止时的特点 截止条件 VBE0.5V (硅三极管发射结导通电压) 截止时的特点 发射结和集电结均为反向偏置,IB≈IC≈0, 发射极和集电极之间如同断开的开关。 数字集成电路的特性 二极管门电路：二极管与门 二极管或门 三极管门电路：非门 TTL门电路 三极管—三极管逻辑门电路(TTL),是指输入端和输出端都用三极管的电路,简称TTL电路,是双极型数字集成电路。 TTL电路分类 中速TTL、高速TTL(HTTL)、肖特基TTL(STTL)、低功耗TTL(LTTL) 、低功耗肖特基TTL(LSTTL) 、先进低功耗肖特基TTL(ALSTTL)等。 集成数字逻辑电路芯片 组合逻辑电路的分析 组合逻辑的结构： 组合逻辑的例：两种异或门结构 半加器 全加器 全加器 常用组合逻辑模块 组合逻辑模块是一些基本的逻辑单元 熟悉组合逻辑模块的结构与功能，可以帮助分析复杂的逻辑结构 在设计逻辑电路时，可以从逻辑模块出发进行设计 译码器 将输入的某种代码（通常为二进制码），转换为事件或另一种代码输出的过程，称为译码。 转换为另一种代码输出的译码器，根据两个代码之间的关系，可以有各种不同的译码器。 常见的译码器： 转换为事件输出的译码器：3-8译码器、等等。 转换为另一种代码输出的译码器：（LED）七段译码器、BCD译码器、等等 3-8译码器（74LS138） 3－8译码器的真值表 数据选择器 从多个输入逻辑信号中选出一个逻辑信号送到输出端的器件，也称为多路器。 一个数据选择器连接m个输入，由n个选择变量决定这m个输入中的哪一个被送到输出端。这里m = 2n。 2选1数据选择器 组合逻辑电路的设计 基于门电路的设计 基本的设计方法。 基于组合逻辑模块的设计 利用组合电路模块实现主要功能，辅以门电路，结构比较简单。 运算电路设计 需要熟悉二进制运算的特点，采用迭代设计。 基于门电路的设计方法 例1 设计一个带控制端的3位输入代码检测电路。 当控制端P为0时，输入3并且6时输出为1； 当控制端P为1时，输入6时输出为1 。 要求完成最简设计。 例1的解：真值表 例1的解：卡诺图，化简 与非门是万能的 理论上讲任何数字电路系统都可以用与非门实现。 与非门输入脚接在一起就是非门，再与一个与非的输出相接就是与门，与非的输入脚各接一非门就是或门。 组合逻辑电路中的竞争－冒险 竞争与冒险 当一个门的输入有两个或两个以上变量发生改变时，由于这些变量（信号）是经过不同路径产生的，使得它们状态改变的时刻有先有后，这种时差引起的现象称为竞争。 竞争的结果若导致冒险（险象）发生（如上例中的毛刺），并造成错误的后果，则称这种竞争为临界竞争；竞争的结果不导致冒险发生，或虽有冒险发生，但不影响系统的工作，则称这种竞争为非临界竞争。 冒险的类型 从冒险的波形上，可分为静态和动态冒险。 输入信号变化前后，输出的稳态值是一样的，但在输入信号变化时，输出产生了毛刺，这种冒险称为静态冒险。若输出的稳态值为0，出现了正的尖脉冲毛刺，则称为静态0冒险；若输出稳态值为1，出现了负的尖脉冲毛刺，则称为静态1冒险。 输入信号变化前后，输出的稳态值不同，并在边沿处出现了毛刺，称为动态冒险。 检查竞争－冒险的方法 输入可以转换成 的形式 在卡诺图上可以观察到相切的卡诺圈 以上方法只有在每个瞬时只有一个输入发生状态改变的条件下才适用。 消除竞争－冒险的方法 在输出端对地接入一个小电容。优点是简单易行，而缺点是增加了输出电压波形的上升时间和下降时间，使波形变坏，并且完全无法在集成电路内部实现。 修改逻辑设计。增加冗余项可以消除竞争-冒险，但是适用范围仍然很有限，只能消除由于单个输入发生变化引起的竞争－冒险。 在电路中引入选通脉冲 。可以消除所有的冒险（包括静态冒险和动态冒险），并且容易实现，但需注意：这时正常的输出信号也将变成脉冲信号，而且它们的宽度与选通脉冲相同。 增加冗余项消除冒险 增加冗余项消除冒险 利用取样脉冲克服冒险 0 0 1 1 1 0 静态0冒险 静态1冒险 由1变0 由0变1 动态冒险 相切点 无险象的电路 有险象的电路 A B C 1 D A B C 1 D 当B=C=1时 当B=C=1时 冗余项 * * 下面以硅二极管为例 D (1) 导通条件及导通时的特点 ID(mA) VD VO 0.5 0 硅二极管伏安特性