计算机组成原理2.pptx

第３章 系统总线;3.1 总线的基本概念;四、总线结构的计算机举例;单总线（系统总线）;3. 以存储器为中心的双总线结构框图;3.2 总线的分类;3.通信总线;3.3 总线特性及性能指标;1. 机械特性;三、总线的性能指标;ISA EISA VESA(LV-BUS) PCI AGP RS-232 USB;总线标准;3.4 总线结构;1. 双总线结构;2. 三总线结构;3. 三总线结构的又一形式;4. 四总线结构;1. 传统微型机总线结构;2. VL-BUS局部总线结构;3. PCI 总线结构;4. 多层 PCI 总线结构;3.5 总线控制;2. 链式查询方式;;排队器;二、总线通信控制;由 统一时标 控制数据传送;;;不互锁;(4) 半同步通信;以输入数据为例的半同步通信时序;;上述三种通信的共同点;(5) 分离式通信;1. 各模块有权申请占用总线;作业: P66 3.2 3.4 3.5 3.10 3.14 3.15;第４章 存 储 器;4.1 概 述;(1) 存取时间与物理地址无关（随机访问）;磁盘、磁带、光盘 ;高;缓存;4.2 主存储器;2. 主存和 CPU 的联系; 高位字节 地址为字地址;(2) 存储速度;芯片容量;二、半导体存储芯片简介;;0,0;; 三、随机存取存储器 ( RAM ) ;A′;; (2) 静态 RAM 芯片举例; ② Intel 2114 RAM 矩阵 (64 × 64) 读;;;;;;;;;A3;;;;;;;;;;;DD;单元;;1;;;;;;;;;;; (3) 动态 RAM 时序; (4) 动态 RAM 刷新;tC = tM + tR;③ 分散刷新与集中刷新相结合（异步刷新）; 3. 动态 RAM 和静态 RAM 的比较; 四、只读存储器（ROM） ; 3. EPROM (多次性编程 ) ;…; 4. EEPROM (多次性编程 ) ; 用 1K × 4位 存储芯片组成 1K × 8位 的存储器; (2) 字扩展（增加存储字的数量）;; 2. 存储器与 CPU 的连接 ;例4.1 设CPU有16根地址线,8根数据线,并用/MREQ作为访存控制信号,用/WR作为读/写控制信号(高读,低写),现有 下列存储芯片:1K*4位RAM、4K*8位RAM、8K*8位RAM、2K*8位ROM、4K*8位ROM、8K*8位ROM及74138译码器和各种门电路。画出CPU与存储器的连接图，要求如下： 1、主存地址空间分配： 6000H—67FFH为系统程序区。 6800H---6BFFH为用户程序区。 2、合理选用上述存储芯片，说明各选几片。 3、详细画出存储芯片的片选逻辑图。 ;例4.1 解: ;(3) 分配地址线;;(1) 写出对应的二进制地址码;例 4.3 设 CPU 有 20 根地址线，8 根数据线。 并用 IO/M 作访存控???信号。RD 为读命令， WR 为写命令。现有 2764 EPROM ( 8K × 8位 ), 外特性如下：;六、存储器的校验;汉明码的组成需增添 ？位检测位;各检测位 Ci 所承担的检测小组为;例4.4 ;按配偶原则配置 0011 的汉明码;3. 汉明码的纠错过程;P1= 1 3 5 7 = 0;练习2;七、提高访存速度的措施;2. 多体并行系统;各个体并行工作;M0;4.2;; ;(3) 存储器控制部件（简称存控）;4.2;4.3 高速缓冲存储器;2. Cache 的工作原理;(2) 命中与未命中;(3) Cache 的命中率;(4) Cache –主存系统的效率;;4. Cache 的 读写 操作;Cache 和主存的一致性 ;5. Cache 的改进; 字块2m－1;2. 全相联映射;字块2m－1;三、替换算法;4.4 辅助存储器;二、磁记录原理和记录方式;;2. 磁表面存储器的记录方式;例 NRZ1 的读出代码波形;三、硬磁盘存储器;;(2) 磁盘控制器;四、软磁盘存储器;2. 软盘片;五、光盘存储器;作业: P150 4.5 4.6 4.7 4.11 4.15 4.17 4.19 4.24 4.29 4.30