东北大学电子技术基础—第4章触发器.pptVIP

第4章 触发器 触发器(FF:Flip-Flop, 或Trigger)：具有记忆功能，能够存储一位二进制信号(0或1)的基本逻辑单元。 触发器在逻辑功能上具有以下基本特点： 有两个自行保持的稳定状态， “0”和 “1”状态。 根据输入信号的不同可以置成“0” 或“1”状态。 输入信号消失后，能将获得的状态保持。 第4章 触发器 分类：静态触发器、动态触发器 静态触发器：依靠电路的自锁存储数据； 动态触发器：通过在MOS管栅极输入电容上存储电荷来存储数据，如有电荷时是0，无电荷时为1。 第4章 触发器 静态触发器： 根据电路结构分为 基本RS触发器 同步触发器 主从触发器 维持阻塞触发器 边沿触发器 根据逻辑功能分为 RS触发器 T触发器 D触发器 JK触发器 第4章 触发器 4.1 基本触发器 4.2 边沿触发器 维持阻塞触发器 利用CMOS传输门的边沿触发器 利用传输延迟时间的边沿触发器 4.3 触发器逻辑功能间转换 4.1 基本触发器 ⒈ 基本RS触发器 ⑴与非门构成 ①电路结构 ⒈ 基本RS触发器 ②工作原理(逻辑功能分析) ⑵或非门构成 ①电路结构 ⒈ 基本RS触发器 ②工作原理(逻辑功能分析) ⒋其它逻辑功能触发器 ⑴ T触发器：将JK触发器J，K两端连在一起作为T输入端，便得到了T触发器。 ⒋其它逻辑功能触发器 ⑵ T’触发器 ：当T触发器T端恒为1时，即是T’触发器。 其特性方程为 4.3 触发器逻辑功能转换 ⑴RS触发器：在CP脉冲有效时，根据R、S信号的不同，具有置0、置1和保持功能的电路。 ⑵D触发器：在CP脉冲有效时，根据D的不同，具有置1、 置0功能的电路。 ⑶JK触发器：在CP脉冲有效时，根据J、K信号的不同，具有置1、置0、翻转、保持功能的电路。 ⑷T触发器：在CP脉冲有效时，根据T的不同，凡是具有保持和翻转功能的电路。 ⑸T’触发器：在CP脉冲有效时，只具有翻转功能的电路。 4.3 触发器逻辑功能转换 ⒈ D转换为JK 4.3 触发器逻辑功能转换 ⒉ JK转换为 D 作业： 4-7，4-8，4-9，4-14 练习题1 图示电路由边沿JK触发器F1、F0和2线-4线译码器74LS139组成，要求：在时钟CP的作用下，画出Q1、Q0和F1、F2、F3、F4的波形(设Q1、Q0的初态为0)。 练习题1 解：电路中两个边沿JK触发器均接成D触发器工作，且有 练习题1 CP脉冲既是两个触发器的时钟信号，又是译码器的使能控制端(低电平有效)，故当CP=1时，无论Q1、Q0为何种状态，F1、F2、F3、F4都输出高电平，当CP=0时，F1、F2、F3、F4状态由Q1、Q0状态确定。 练习题1 根据上述分析和触发器的初始状态，可画出Q1、Q0 和F1、F2、F3、F4 的波形。 练习题2 图示电路为单脉冲发生器电路，每按动一次按钮S，电路能输出一个定宽的脉冲。(1)试画出Q1、Q2的波形。(2)结合时序波形图就简要说明电路工作原理，指出电路输出的单脉冲的宽度。 练习题2 练习题2 解: ⒈ TTL 边沿触发器 ⑴D触发器 ②工作原理 D=0 D=1 ⒈ TTL 边沿触发器 ⑴D触发器 ②工作原理 此时，门5 CP上升沿到来时，Q2、Q3的输出都稳定， D=0 或 置0 ⒈ TTL 边沿触发器 ⑴D触发器 ②工作原理 由于Q3=0封锁门6，D再变化，也不会影响Q3。 置0 门3 ⒈ TTL 边沿触发器 ⑴D触发器 ②工作原理 此时，门5 CP上升沿到来前， D=1 置1 CP=1 ⒈ TTL 边沿触发器 ⑴D触发器 ②工作原理 封锁门3、5，使 置1 由于 D再变化，也不会影响Q。 ⒈ TTL 边沿触发器 ⑴D触发器 ③特性表 ④特性方程 置0 置1 说明 0 1 D 0 1 Qn+1 ↑ ↑ CP 边沿D触发器特性表 CP上升沿到来后有效 边沿触发器：CP上升沿前D的信号决定触发器状态，其他时间D都无效，故称为边沿触发器，抗干扰能力极强。 ⒈ TTL 边沿触发器 ⑵JK触发器 CP=0时，门G3、G4、G5、G6封锁， A=B=1，G5=G6=0，电路变成图4-18，J、K不起作用。 ⒈ TTL 边沿触发器 ⑵JK触发器 CP↑到来时，CP=1 G5、G6先打开,设 G5=1，G6=0 触发器状态保持不变。 ⒈ TTL 边沿触发器 ⑵JK触发器 CP=1时，自锁，触发器不变，J、K不起作用。 CP↓时，先G5=G6=0，在A、B还未变成全1的时间内，触发器已按J、K状态翻转完毕。 依靠与非门G3、G4的延时实现边沿控制，制造工艺要求很严。 ⒈ TTL 边沿触发器 ⑵JK触发器 ⒈ TTL 边沿触发器 CP无效，状态不变 JK全为0状态不变 J、