二进制译码器的输出-数字电路与逻辑设计.ppt

实验二 中规模组合逻辑芯片的应用及组合逻辑设计 2、实验元器件 （1）74LS20 —— 4输入2与非门 二进制译码器输出项——与非关系 （4）可以用多个与非门对同一个二进制译码器输出进行不同的组合实现多输出组合逻辑函数，如 4、数据选择器设计单个输出逻辑电路的基本原理 一、实验目的 二、实验设备及用具 4、74LS 20、74LS138、74LS153各1片连接导线若干。 1、掌握组合逻辑电路的设计与测试方法; 2、掌握MSI二进制译码器、数据选择器的逻辑功能及使用方法; 3、学习并掌握用二进制译码器及数据选择器进行逻辑设计的方法; 1、数字逻辑实验箱 一台; 2、双踪示波器 一台; 3、万用表 一只; 三、实验的基本原理 1、组合逻辑电路设计的基本步骤 （1）根据设计任务的要求，列出真值表； （2）用代数式或卡诺图求出最简的逻辑表达式； （3）根据提供的器件类型变换逻辑表达式，画出逻辑电路图； （4）用提供的器件构成电路，并用实验来验证设计的正确性。 （2）74LS138 ——3-8译码器 （3）74LS153 —— 4选1数据选择器 (2)二进制译码器的输出: 3、二进制译码器设计组合逻辑电路的基本原理 最小项取反（译码器输出0有效） (1)逻辑函数标准形式：最小项之和 (3)逻辑函数表达式转换 如图所示 四、实验内容及要求 数据选择器可以很方便地实现单个输出逻辑函数，即具有n位地址输入的数据选择器，可以产生任何形式输入变量数不大于n＋1的组合逻辑函数。将选择端A0~An-1作为n个输入变量，数据输入端D0～D2n-1为第n+1个变量的输入或其他形式，即可实现n+1个变量以下的组合逻辑函数。如4选1数据选择器有2个选择端可以可实现3个变量以下的组合逻辑函数。 运用二进制译码器和数据选择器的知识设计一个含主、副专家裁判表决控制电路。 1、电路功能要求如下： (1) A、B、C、D、E五名裁判，其中A为主裁判，B、 C、D、E为副裁判； （3）由5位拨动开关分别代表A、B、C、D及E五名裁判的表决情况，由1位发光二极管亮灭指示表决总结果。 （2）当主裁判一名及两名以上（含两名）副裁判认为符合要求时电路输出（Y）为“1”；反之输出为“0”； 2、专家裁判表决器的设计参考思路 为了区分74LS138和74LS153的选择输入端，用A0、A1和A2分别代替74LS138的A0、A1和A2，用A3和A4代替74LS153的A0和A1。 74LS138的输出逻辑表达式为： 应用时一般将控制端直接接有效电平，则有 74LS153的输出逻辑表达式为： （1）A、B、C、D及E五位专家裁判的选择，有两种方案（即主裁判为A0~A2中的一个，或为A3~A4中的一个），如选定A4主裁判A，则A0~A3四个选择端为副裁判； （2）使用数据选择器的输出为表决结果输出端； （3）结合译码器、数据选择器及（1）所述列出真值表。 1 1 1 1 1 1 1 0 11 D3 1 1 1 0 1 0 0 0 10 D2 0 0 0 0 0 0 0 0 01 D1 0 0 0 0 0 0 0 0 00 D0 111 110 101 100 011 010 001 000 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 Y A2A1A0(CDE) A4A3 (AB) 数据选择器设计组合逻辑电路：表达式比较——确定各变量的对应关系 D0=D1=0 D2=(Y7·Y6·Y5·Y3) D3=Y0 画出模块接线图