宽带全差分CMOS运算放大器设计-BDTIC.PDF

BDTIC www.BDTIC.com 宽带全差分CMOS 运算放大器设计 1 2 1 1 吴 迪 ，李成荣 ，邓周虎 ，张志勇 （1 西北大学 信息科学与技术学院，西安 710069 ） （2 榆林学院 物理与电气工程系，陕西 榆林 719000 ） 摘 要：为了设计应用于16位和40MHz的过采样∑-△ADC 中的宽带全差分CMOS运算放大器，将一 个折叠式共源共栅放大器和一个共源输出级构成放大器，采用0.25μmCMOS工艺实现，利用spectre 进行参数仿真. 结果表明，运放开环增益为72.3 dB ，单位增益带宽为1.638 GHz. 采用共模反馈电 路和改进的频率补偿设计，以达到较大的增益带宽和足够的相位裕度. 关键词：运算放大器；折叠式共源共栅；共模反馈 中图分类号: TN432 文献标识码：A 差分运放是指运算放大器的输入输出都是差分信号. 0 引言 与单端输出运放相比，全差分运算放大器有诸多优 近年来，A/D 转换器的应用领域不断拓宽，越来 点，例如具有较大的输出电压摆幅，对环境噪声有更 越多的先进电子系统中都用 A/D 转换器以改善数字 强的抗干扰能力，提高了电路的信噪比[3] ，有效改善 处理技术的性能. A/D 转换器根据采样频率一般分为 谐波失真. 虽然差分电路需要大的面积和功耗，但是 两大类，一是奈奎斯特率ADC ，例如逐次逼近ADC 、 它的众多优点使其重要性远超过了面积可能增加的 pipeline 型 ADC 等；二是过采样模数转换器，例如 缺憾[4] ， 因此选用全差分结构的运算放大器. ∑-△ADC. 过采样∑-△ADC 较之奈奎斯特转换器有 1.2 运算放大器电路的设计与分析 诸多优点[1] ，已成为中低速和高精度模数转换器的主 常见的差分运放有简单的两级全差分运放、套筒 流产品. 在过采样∑-△ADC 中，调制器决定了ADC 式共源共栅全差分运放和折叠式共源共栅全差分运 的精度和转换速度，而运算放大器的性能直接影响 放. 简单的两级运放输出摆幅最大，但带宽小、功耗 ADC 中调制器的性能. 本文设计的运算放大器在 大、电源抑制比和共模抑制比差. 套筒式运放带宽 0.25 μm 工艺下开环增益为72.3 dB ，单位增益带宽为 大、功耗低，缺点是共模输入范围及输出摆幅太小， 1.638GHz，可以应用在采样频率为40MHz 的过采样 在低电压下很难达到要求. 折叠式运放频率特性和 ∑-△ADC 中. 套筒式运放相近，虽然功耗比套筒式运放大，但其共 在过采样∑-△ADC 中，当采用较高的过采样率 模输入范围和输出摆幅远远大于套筒式运放[5]. 对比 时，需要非常高的采样频率，以往通用的运算放大器 虽然增益很高，但是带宽较小，会引起积分器的不完 以上几种结构的优缺点，并根据∑-△ADC 对运算放 大器的要求，选择折叠式共源共栅结构的全差分运算 全建立，引入额外的误差. 因此，需要设计较高的开