授课教案25.doc

授课教案 25 课时安排：2学时 5.6 时序逻辑电路的设计方法 时序逻辑电路的设计，就是根据提出的具体问题，求出实现该问题的逻辑电路。 5.6.1 同步时序逻辑电路的设计 设计一个同步时序逻辑电路，一般有以下步骤： 1．进行逻辑抽象，获得电路的状态转换图、状态转换表。 2．进行状态化简。 3．进行状态分配。 4．根据要求，选定触发器类型，求出相应方程组。 5．求出具体逻辑电路图。 6．检查电路自启动能力。 【例5．7】 设计一个带进位输出的十二进制计数器，并用JK触发器实现。 解 根据同步时序逻辑电路的设计方法，首先进行逻辑抽象，并获得电路的状态转换图表。 设电路进位输出信号为CO，产生进位输出时CO=1，其他时间CO=0。 十二进制计数器应有十二个有效状态，分别用状态表示，并画出其状态转换图如下。 图5.56 【例5．7】状态转换图 十二进制计数器应具有十二个有效状态，已经是最简状态转换图。 由于十二进制计数器m=12，所以，电路中触发器的数目应为n=4，并用表示4位触发器的状态。并取4位编码中的12种状态表示，得到电路的状态转换表。 表5.19 【例5．7】状态转换表 状态变化顺序 设置的对应状态编码 进位输出 Q3 Q2 Q1 Q0 CO S0 0 0 0 0 0 S1 0 0 0 1 0 S2 0 0 1 0 0 S3 0 0 1 1 0 S4 0 1 0 0 0 S5 0 1 0 1 0 S5 0 1 1 0 0 S7 0 1 1 1 0 S8 1 0 0 0 0 S9 1 0 0 1 0 S10 1 0 1 0 0 S11 1 0 1 1 1 S0 0 0 0 0 0 根据状态转换表，可以确定每一时刻各触发器现态与次态之间的变化关系，根据各自的卡诺图，得到电路的状态方程。 选用JK触发器实现电路，将上述状态方程与JK触发器特性方程比较，得到各触发器的驱动方程如下： 检验电路的自启动能力。将其余未出现的4种状态代入状态方程，以确定无效状态是否能够通过一定的途径进入到有效循环中。根据状态方程，可得：无效状态可以通过以下循环进入有效循环：1100→1101→1110→1111→1000。所以，该电路可以自启动。 根据得到的上述方程，做出电路图如图5.58所示。 图5.58 【例5．7】电路图 为验证得到电路的正确性，可以将状态转换表中的状态代入电路，看是否能够得到表中的下一状态。 5.6.2 异步时序逻辑电路的设计 异步时序逻辑电路的特点是触发器不受统一的CP脉冲信号的控制。因此，在异步时序逻辑电路的设计过程中，除参考同步时序逻辑电路的设计步骤外，还需要在选定触发器类型后，为每个触发器选择合适的时钟脉冲信号、即确定相应的时钟方程。 【例5．8】 利用JK触发器，设计一个满足图5.59状态转换图的异步时序逻辑电路。 图5.59 【例5．8】状态转换图 解 由状态转换图知，这是一个带进位输出的异步十进制计数器。 由于十进制计数器m=10，所以，电路中触发器的数目应为n=4，并用表示4位触发器的状态。 画出电路的时序图。见图5.60所示。 图5.60 【例5．8】时序图 选取各触发器时钟方程的选择是：触发器需翻转时，必须产生触发脉冲；触发器无需翻转时，最好不产生触发脉冲。即在完成状态变化的情况下，尽可能取脉冲数量少的作为触发脉冲信号。由时序图，确定各触发器时钟方程为： 画出整个电路的卡诺图，见图5.61。 图5.61 【例5．8】卡诺图 将以上卡诺图分解，获得相关驱动方程及输出方程。 检查电路自启动能力。经检验，该电路可以自启动。 根据得到的上述方程，做出电路图如图5.63所示。 图5.63 【例5．8】电路图 利用以上方法设计异步时序逻辑电路，关键是选择恰当的时钟方程。上述例题只是作为一种方法进行介绍，还需要具体问题具体分析。