基于Altera FPGA的DSP技术.ppt

　　(8) 将修改后的myboard_init.m另存为DE2Board_init.m。 　　(9) 返回封装编辑器，单击Documentation标签，在Mask type框中输入AltBus AlteraBlockSet，在Mask Desicription框中输入关于LEDG0模块的说明，之后单击Apply按钮，然后单击OK按钮退出封装编辑器。至此已完成LEDG0模块的封装。 　　参照以上过程建立其他开发板接口模块。这种方法将每一个输入/输出模块单独处理，工作量较大。还有另一种更方便的方法，即在开发板模型库中将同类接口模块当作一个模块对待，在使用该模块时通过改变参数来实现对不同物理接口的使用。 　　(2) 将Altbus模块和Altbus1模块的名称分别更改为fir_in和fir_out。 　　(3) 在Simulink中重新对模型进行仿真，仿真结束后在MATLAB的工作空间中可以看到fir_in和fir_out两个数组。 　　(4) 在MATLAB的命令行中，分别用plot(fir_in)、fftplot(fir_in)、plot(fir_out)和fftplot (fir_out)命令绘制fir_in、fir_in的频谱、fir_out及fir_out的频谱曲线，结果如图5.8所示。从图中可以看出，经过FIR滤波器之后，16?MHz的信号被衰减了40?dB以上。 图5.8 输出到工作空间中的数据分析结果 (a) ?fir_in；(b) ?fir_in的频谱；(c) ?fir_out；(d) ?fir_out的频谱 　　从仿真结果可以看到，设计达到了预定目标。用SignalCompiler模块，可以将仿真模型转换为VHDL代码，然后可以在QuartusⅡ中使用生成的VHDL代码。双击模型中的SignalCompiler图标，弹出SignalCompiler分析窗口，单击Analyze按钮，Compiler对代码进行分析之后，打开如图5.9所示的对话框。在这个对话框中，可以选定目标器件系列、综合工具、优化规则等各种编译过程所需要的主要参数。在对话框的右侧列出了硬件编译的步骤，可以通过点击这些命令按钮分别执行Simulink模型至VHDL代码的转换、综合、布局布线及器件编程等工作。单击1-Convert MDL to VHDL左边的按钮，可将Simulink模型转换为VHDL文件。转换完成后，在Messages框中可以看到生成了名为filter_ex1b.vhd的VHDL代码文件。 图5.9 SignalCompiler对话框 5.3 在DSP Builder中定制开发板库 5.3.1 硬件平台与DSP Builder 　　Simulink使用模块库技术来组织与管理具有某种属性的同一类模块，这给用户带来了很大的方便。所谓的模块库，一般是指具有某种属性的一类模块的集合。Simulink 的库浏览器中包含了大量的用于不同领域的模块库，用户可以使用其中的任何模块来建立自己的动态系统模型并进行动态仿真与分析。Simulink允许用户建立自己的模块库，可将用户定义的一系列模块或其他库中的相关模块放置在其中，以对自定义模块进行有效的组织与管理。自定义模块库的使用方法与Simulink 本身提供的模块库的使用方法完全一致。在进一步介绍之前，首先说明以下几个常用的术语： 　　(1) 模块库：具有某种属性的一类模块的集合。 　　(2) 库模块：模块库中的一个模块。 　　(3) 引用块：模块库中的一个模块的副本(从模块库中拖动或复制到系统模型中的模块)。 　　(4) 关联：引用块与对应模块库中的模块之间的联系。当模块库中的模块发生改变时，Simulink会自动更新相应的引用块。 　　每个从模块库中复制或拖动的模块(引用块)都与模块库中的原始模块(库模块)存在着关联，一旦模块库中的模块被修改，其相应的引用块就会按照同样的方式被修改，并且在没有断开关联之前不能够对引用块进行任何修改。Simulink可以在模型中每个与模块库之间存在关联的引用块的左下角显示一个箭头。如果想要显示引用块与模块库之间的关联，则选择Format 菜单下的Library Link Display。 　　在DSP Builder 6.0的Boards库中，提供了五款开发平台的DSP Builder支持库。这些库中包含相关平台特定的信息，如输入/输出引脚定义等。建立模型文件时，通过这些库中的模块将设计与特定的硬件平台关联起来。SignalCompiler的主要工作有两个，一个是将设计模型转换成VHDL代码，另一个就是生成在QuartusⅡ中编译设计时所需要的输入/输出引脚定义的脚本文件。 　　自定义开发板库中包括两种类型的模块，即开发板配置模块(Board Con