proteus实例教程课件-第4章.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 4.3.2 分步设计与仿真 图4-16 74LS90接成的60进制计数器 4.3.2 分步设计与仿真 (3) 秒向分的进位信号的实现。 计分电路中使用74LS20(四输入与非门)串反相器构成与门，如图4-17所示。 计分电路的关键问题是找到秒向分的进位信号。当秒电路计到59秒时，产生一个高电平，计到60秒时变为低电平，产生一个下降沿送给计分电路做时钟。 计秒电路在计到59秒时的十位和个位的状态分别为0101和1001，把这四个1与起来即可(即十位的Q2和Q0、个位的Q3和Q0)，与的结果作为进位信号。计分电路与计秒电路一样，只是四入与门产生的信号应标识为59分。 4.3.2 分步设计与仿真 图4-17 计分电路的时钟信号 4.3.2 分步设计与仿真 2) 计时电路 用两片74LS90实现二十四进制计数器，首先把两片74LS90都接成十进制，并且两片之间连接成具有十的进位关系，即接成一百进制计数器，然后在计到24时，十位和个位同时清零。计到24时，十位的Q1=1，个位的Q2=1，应分别把这两个信号连接到双方芯片的R0(1)和R0(2)端。如个位的Q2接到两个74LS90的R0(1)清零端，十位的Q1接到两个74LS90的R0(2)清零端。 计时电路的个位时钟信号来自秒、分电路产生59分59秒两个信号相与的结果，如图4-18所示。计分和计时电路可以先单独用秒脉冲调试，以节省时间。联调时，可把秒脉冲的频率加大。 图4-18 24进制计时电路 4.3.2 分步设计与仿真 为了把数显集中在一块，可以直接把时、分、秒的数码管拖到一起。但为了使仿真时器件管脚的逻辑状态显示不影响数显的效果，可以从主菜单中把逻辑状态显示去掉。具体操作为选择【System】→【Set Animation Options】，打开如图4-19所示的对话框，取消选中“Animation Options”中的“Show Logic State of Pins?”项后的对勾，然后单击“OK”按钮。 4.3.2 分步设计与仿真 2. 校时电路 校时电路主要完成校分和校时。选择校分时，拨动一次开关，分自动加1；选择校时时，拨动一次开关，小时自动加1。校时、校分时应切断秒、分、时计数电路之间的进位连线。 1) 去抖动电路 去抖动电路主要是由两个与非门构成的低电平触发有效的RS锁存器，SW1为校时拨动开关，无论校分或校时都拨动该开关。拨动一个来回，在U16:B与非门的输出端产生一个稳定的下降沿。 2) 选择电路 SW2和SW3都拔到左边，选择校时；SW2拨到右边、SW4拨到左边，选择校分；正常计数时，SW3和SW4都拨到右边，与校时电路断开联系。 4.3.2 分步设计与仿真 3. 整点报时电路 整点报时，只报时不报分。为了简化电路，每当计到59分50秒时开始报时，响一秒停一秒，正好响五次。前四次为低音，最后一响为高音。 1) 报时开始信号 计到59分50秒时，分和秒计数器的状态如下： 分十位：Q3Q2Q1Q0=0101 分个位：Q3Q2Q1Q0=1001 秒十位：Q3Q2Q1Q0=0101 其中，计到59分的信号已有，只需把它和计秒电路的十位中的Q2Q0相与作为开始报时的一个条件即可。见图4-22，U17∶A和U6∶F组成的与门输出即为报时开始信号。 2) 报时锁存信号 用秒个位的计数器输出设计四高一低的报时锁存信号。现在来分析50～59秒之间秒个位的状态。 4.3.2 分步设计与仿真 秒个位：Q3 Q2 Q1 Q0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1