四路抢答器设计报告(潍坊学院).docVIP

电子技术课程设计说明书 题 目： 四路抢答器 系 部： 信息与控制工程学院 专 业： 测控技术与仪器 班 级： 学生姓名: 学 号: 指导教师: 2014年 5月 30日 目 录 1 设计任务与要求 1 1.1 设计任务 1 1.2 要求 1 2 设计方案 2 2.1 系统总体设计方案 2 2.2 设计原理 3 2.2.1 设计原理图 3 3 硬件电路设计 4 3.1 各功能电路连接图 4 3.2 核心器件介绍 4 3.2.1 优先编码器74LS148的介绍 4 3.2.2 锁存器74LS279的介绍 5 3.2.3 7段译码器74LS48的介绍 6 4 心得体会 9 5 附录 10 参考文献 11 1 设计任务与要求 1.1 设计任务 设计一台可供4名选手参加比赛的抢答器。主持人控制抢答器开始和清零。选手抢答时，数码显示第一个按下按钮的选手组号，其他选手再按下时不显示。 1.2 要求 （1）四名选手编号为1,2,3,4.各有一个抢答按钮，按钮的编号与选手的编号对应，分别是S1，S2，S3，S4。 （2）给主持人设置一个控制按钮，用来控制系统清零（数码管灭灯）和抢答的开始。 （3）抢答器具有数据锁存的功能。抢答开始后，若有选手按动抢答按钮，该选手的编号立即锁存，并在抢答显示器上显示该编号，同时封锁输入编码电路，禁止其他选手抢答，抢答选手的编号一直保持到主持人将系统清零为止。 2 设计方案 2.1 系统总体设计方案 系统工作时，四名选手通过抢答按钮将各自的编号输入优先编码器，编码器将输入的信号优先化处理，在输入给锁存器，锁存器将编码器输入的最高级信号输入给译码器，通过数码管显示。主持人通过按钮控制锁存器给电路清零处理，进行下一轮抢答。 根据系统的信号流通过程画出系统的结构图，如图所示。 图2.1 四路抢答器系统框图 2.2 设计原理 2.2.1 设计原理图 图2.2 电路原理图 3 硬件电路设计 3.1 各功能电路连接图 图3.1 电路仿真连接图 3.2 核心器件介绍 本系统主要有优先编码器74LS148，锁存器74LS279,7段译码器74LS48集成块和数码显示管构成 3.2.1 优先编码器74LS148的介绍 74148是一个八线-三线优先编码器，在优先编码器电路中，允许同时输入两个以上编码信号。不过在设计优先编码器时，已经将所有的输入信号按优先顺序排了队。在同时存在两个以上的输入信号时，优先编码器只按优先级别高的输入信号编码，优先级别低的信号则不起作用。74148优先编码器为16脚的集成芯片，除电源脚 VCC(16)和GND(8)外，其余输入、输出脚的作用和脚号如图中所标。其中 — I7为输入信号， A2,A1,A0为三位输出信号， EI是使能输入端， EO使能输出端， 为片优先编码输出端。? 图3.2 74LS148引脚图 表3.1 74LS148真值表 输入 输出 IE I0I1I2I3I4I5I6I7 A2 A1 A0 GS OE 1 XXXXXXXX 111 1 1 0 0 0 0 0 0 0 0 0111 1 0 XXXXXXX0 000 0 1 XXXXXX01 001 0 1 XXXXX011 010 0 1 XXXX0111 011 0 1 XXX01111 100 0 1 XX011111 101 0 1 X0111111 110 0 1 111 0 1 3.2.2 锁存器74LS279的介绍 74LS279是4R-S触发器，每片上有四路R-S触发器，每路R-S触发器有R和S两个输入端和一个输出端Q.当R非端输入高电平1时，S非输入低电平0，则Q为高电平1.当R非端输入0，S非端输入1，则Q为0.当R非端输入1，S非端输入1，则Q为保持。 图3.3 74LS279引脚图 表3.2 74LS279真值表 输入 输出 Q L L H L H H H L L H H QC 3.2.3 7段译码器74LS48的介绍 74LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示