利用多个类比数位转换器增加高速资料转换的讯号杂波比当一颗类比.PDFVIP

利用多個類比數位轉換器增加高速資料轉換的訊號雜波比 當一顆類比數位轉換器無法滿足您的動態範圍要求時 您可以同時使用多顆轉換器 – 只要您事先做好必要分析 無線通訊領域不斷要求更快和更高解析度的高速資料轉換器，以便它們提供更高精確度和 更大處理頻寬 (允許更多通道) 。要進一步增強先進類比數位轉換器，方法之一是將多個高 速轉換器的輸出平均以擴大動態範圍。舉例來說，使用兩個類比數位轉換器最多能將訊號 雜波比提高3dB ，使用三個轉換器則能增加4.8dB 。 就理論而言，有兩種不同方法能將訊號雜波比提高 3dB (0.5 位元) ：一種方法是將取樣速 率加倍，同時對輸出進行數位濾波，例如使用FIR 抽樣濾波器；另一種方法是將兩個類比 數位轉換器並聯，然後將數位輸出平均。將取樣速率加倍有時並非理想做法，因為速度更 快的類比數位轉換器可能尚未出現或訊號雜波較低，其耗電量通常還超過兩個速度較慢的 轉換器；另外，它們還需要速度更快和抖動更小的取樣時脈。 本文採取第二種做法，也就是將3個德州儀器 (TI) 14位元、 190Msps的 ADS5546轉換器 並聯，然後說明所得到的實際結果；這種方法還能解決工程師在實作過程可能遇到的時脈 抖動問題。 電路設置 為了證明將多顆轉換器的輸出平均可以提高訊號雜波比，本文如圖 1所示將 3個類比數位 轉換器連接到 1個 FPGA ，再由這個FPGA輸出各個轉換器的轉換結果，或是 2或 3個轉 換器的平均轉換結果。從後面的推導可知，使用 3個類比數位轉換器最多將訊號雜波比增 加 4.8dB ，這能讓14位元類比數位轉換器的效能 訊號雜波比約 ( 74dB) 提高到 16位元轉 換器的水準訊號雜波比約 ( 79dB) 。 圖 1 將類比輸入訊號分為三路送到3個類比數位轉換器，這些轉換器利用同一時脈源進行 取樣。輸出平均值的計算則由另一 FPGA 執行，它還會將數位輸出電位從 DDR-LVDS轉 換為LVTTL (從倍資料速率、低電壓差動訊號轉換為低電壓 TTL訊號 ) 。 1 圖 1 ：將多個ADC輸出平均的系統方塊圖 計算平均值雖能減少無關聯性的白色雜訊，但對類比數位轉換器設計固有的失真現象卻毫 無作用，而這三個轉換器都可能有這種失真現象。舉例來說，如果類比數位轉換器會產生 很大的三階失真成份，該失真就會出現在系統所用的每個轉換器，而計算平均值並不能將 這個失真減少；換言之，計算平均值只能提高訊號雜波比，但不能增加無混附訊號動態範 圍 (SFDR) 。 本文最後還附上一段理論說明，它會針對前面提到的取樣速率加倍和多個轉換器平均等兩 種方法，詳細介紹其最大訊號雜波比增益的計算公式和推導過程。 測量 本文使用一個特別設計的電路板來驗證訊號雜波比增益，該電路板包含 3顆 ADS5546 類 比數位轉換器 (14位元， 190Msps) 和 1顆用來執行 3:1 平均計算的FPGA 。這項實驗並不 適合使用 2或 3個獨立作業的類比數位轉換器評估模組，因為耦合至連接線的雜訊會彼此 相關，所以無法透過計算平均值加以消除。另外，如果連接線的阻抗匹配不良，類比數位 轉換器之間的訊號歪斜就會造成相位失配程度變大，使得總訊號雜波比進一步降低。 不幸的是，此處選擇的輸入匹配電路設計並未經過最佳化，例如電路板的線路阻抗就沒有 針對變壓器進行適當調整，輸入訊號分路的匹配也不盡理想。由於輸入匹配不良，輸入訊 號在 60MHz 以上的部份都會衰減，唯一例外是 150MHz附近的訊號，輸入電路在這部份 2 的工作似乎很正常。為了因應這種現象，本文有些測量是在輸入振幅只有 -6dB的情形下 進行，然後根據下列步驟透過數學運算調整為-1dB滿刻度。 首先，在只有一個類比數位轉換器工作的情形下測量輸入振幅較小時的訊號雜波比，並與 ADS5546的資料表比較。接著根據其差值調整 3 個轉換器都工作時的測量值。這個調整 看起來是合理的，因為 150MHz資料點剛好與所得到的數據在同一線上 (參考圖2) 。 圖 2 ：ADS5546資料表數據以及使用 1和 3顆轉換器時的訊號雜波比比較 調整後的測量值顯示在各種輸入頻率下，使用 3個類比數