第9章 Proteus ARESPCB设计_4.ppt

第9章 Proteus ARES的PCB设计;9.1 Proteus ARES编辑环境 9.1.1 Proteus ARES工具箱图标按钮 9.1.2 Proteus ARES菜单栏 9.2 印制电路板(PCB)设计流程 9.3 为元件指定封装 9.4 元件封装的创建 9.4.1 放置焊盘 9.4.2 分配引脚编号 9.4.3 添加元件边框 9.5 网络表的导入 9.6 系统参数设置 9.6.1 设置电路板的工作层 9.6.2 环境设置 9.6.3 栅格设置 9.6.4 路径设置 9.7 编辑界面设置 9.7.4 元件封装保存;9.11 设计规则检测;其中，CRC检测主要侧重于电学错误的连通性检查，如是否有多余的、遗漏的连接等；DRC检测主要侧重于物理错误设计规则检测，即是否有违反设计规则的情况发生(设计规则的设置参见本章第9节)。 这里，将图9-41所示电路当中D4人为向右移动一下，造成断线，同时D3和D4焊盘间距发生重叠，然后选择【Tools】→【Connectivity Checker】菜单项，执行设计规则检测，系统很快检查完毕，编辑区上方弹出如图9-42所示的CRC错误提示框，断线处以高亮度显示，状态栏中产生如图9-43所示CRC、DRC错误提示，同时在电路图中用红圈标注错误之处，如图9-44所示。 ;图9-42 CRC错误提示;单击图9-44中的DRC错误标注，系统弹出如图9-45所示的DRC提示框。;另外，单击窗口左侧的 按钮，在网络选项列表框中选择一个网络号，然后单击列表框上方的“T”，可以高亮显示该网络，以便检查其连接情况。; 9.12 后期处理及输出 9.12.1 PCB敷铜 为了提高PCB的抗干扰性，通常需要对性能要求较高的PCB进行敷铜处理。接着，以上面的电路板为例，讲述敷铜处理，并且顶层和底层的敷铜均与GND相连。 (1) 选择【Tools】→【Power Plane Generator】菜单项，弹出放置敷铜对话框，如图9-47所示。;图9-47 放置敷铜对话框 图9-48 在低层敷铜后效果;(3) 按照同样的方法可以在顶层(Top Copper)进行敷铜，所不同之处是，如图9-55中的“Layer”需要设为“Top Copper”。 另外，也可以使用ARES中左侧工具 来完成敷铜。具体操作如下。 (1) 单击 ， 在列表框中选择敷铜边界的宽度，将当前层切换到，这时光标变成笔头。 (2) 在PCB板上拖出需要敷铜的区域，这时，弹出如图9-49所示编辑区域的对话框。按照图示进行设置。 (3) 单击“OK”，完成底层(Bottom Copper)的敷铜，如图9-50所示。 (4) 同样可对顶层(Top Copper)进行敷铜，不同的是，当前层需切换为“Top Copper”。;图9-49 编辑区域对话框 图9-50 对底层进行局部敷铜;9.12.2 PCB的三维显示 Proteus ARES具有PCB3D显示功能。使用该功能可以显示清晰的PCB三维立体效果，并且可以随意旋转、缩放等。 选择【Output】→【Visualization】，即可显示如图9-51所示的三维效果图。另外，利用三维显示页面左下角的;图9-51 三维显示效果;9.12.3 PCB的输出;图9-52 CADCAM输出对话框 图9-53 查看Gerber文件对话框;(4) 单击“OK”确定。由于在图9-53所示对话框中选择了几乎所有内容，所以显示的“Gerber”文件如图9-54所示。;也可以针对某一项内容进行显示。例如将查看“Gerber”文件对话框设置为如图9-55所示情况，则显示出的“Gerber”文件如图9-56所示。;图9-56 顶层Gerber文件;9.13 多层PCB电路板的设计;如果电路图中元器件连接关系十分复杂，器件工作频率也比较高，双面板已不能满足布线和电磁屏蔽要求，于是必须使用多层板。在多层板中导电层的数目一般为四、六、八、十等。因为不对称的层压，印刷电路板板面容易产生翘曲，特别是对表面贴装的多层板，更应该引起注意。对多层印刷电路板来说，四层板、六层板的应用最为广泛。以四层板为例，其构成部分就是两个导线层(元件面和焊接面)、一个电源层和一个地层。;在多层板的设计中，有以下问题需要注意： 首先从电路原理方面考虑元器件的位置、摆放方向，以迎合电路的走向。摆放的合理与否，将直接影响该印制板的性能，特别是高频模拟电路，对器件的位置及摆放要求显得更加严格。先确定特殊元器件(如大规模IC、大功率管、信号源等)的位置，然后再安排其他