实验2 组合逻辑电路设计(一).ppt

实验二 组合逻辑电路的设计（一） 一．实验目的 1、掌握用中、小规模集成电路设计组合逻辑电路的设计与测试方法。 2、进一步熟悉集成门电路的使用。 3、掌握二进制译码器的原理与应用。 二．实验设备与器件 仪器或器材名称 型 号 规 格 数 量 数字电路实验箱 SAC-DGII-4 １台 四2输入与非门 74LS00 2片 二4输入与非门集成电路 74LS20 １片 3线/8线译码器 74LS138 １片 管玩辕由婶勃犀蓑镑窃钾宛斥姥碧默紫元收挨零非孝抠镁禽遗赞吁实团堪实验2 组合逻辑电路设计(一)实验2 组合逻辑电路设计(一) 00 00 02 20 86 51 74 74 138 檀豆汲聘伦缩涅遮圃吉籍棋倔尺奸肠售捌颓纱巍锰抠咨暂擦仙自缮邮呆这实验2 组合逻辑电路设计(一)实验2 组合逻辑电路设计(一) 三．实验内容 １．检查与非门74LS00 功能： 将74LS00的VCC接通5V电源，GND端接地，用万用表测14脚与7脚之间应有5V电压。 其它管脚均悬空，用万用表的电压档测量各管脚的对地电压，输入端对地应有1.0～1.4V的电压，而输出端的读数大约为0.2V左右。否则，门电路可能已损坏。 注意：输入端悬空时，易受干扰信号影响。 手离开万用表，数据稳定后再读数。 劫矫刽喷学搅额呸屯亭收指庄橱逊陡峙桩须慎糕粱砌降峻电迫谊嫂咖匈载实验2 组合逻辑电路设计(一)实验2 组合逻辑电路设计(一) 2. 半加器的设计 表（2.1）   A B S C 0 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 不考虑进位将两个一位二进制数A和B相加叫做半加。 设：A---被加数；B---加数；S---本位和；C---进位。 则可列出真值表如表2.1。 半加和: 进位: 逻辑图:用与非门74LS00实现： 攻宦汲恫连如蝶交纵跃优肃脱肚缕裴芹捕宾惯零酶坝夸杜邹亩格沮入扮亭实验2 组合逻辑电路设计(一)实验2 组合逻辑电路设计(一) 功能： 3．测试3线/8线译码器74LS138的逻辑功能 74LS138集成电路外引线排列 3线－8线译码器74LS138的功能表 窥垂肛匪栽促苛抱柬版域黑歉搁噪鸡迹瘪袁旷喘徒痪河邑憎据谎讼庶旧奴实验2 组合逻辑电路设计(一)实验2 组合逻辑电路设计(一) 要求：列出真值表，由真值表写出逻辑函数式，根据逻辑函数式画出逻辑电路图，用标准器件74LS138和74LS20构成电路；接好实验电路，接上电源， 用实验来验证设计的正确性。 A B J0 D J 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 4．用74LS138和74LS20设计全减器 表2.3 全减器功能测试表 0 0 1 1 1 1 0 1 1 0 0 0 0 0 1 1 设被减数为A，减数为B，来自低位的借位为J0； 所得的差为D，借位为J 则有： 堑柑险迅杀晕酋奥国卖惟都絮皆汐丫刀尸严灯迫岳委恶墟潞觉寡宾属菇乱实验2 组合逻辑电路设计(一)实验2 组合逻辑电路设计(一) 用74LS138和74LS20构成电路 渊筷哑样杨宣瘁栓旭起城擞牡腻勒蹿像疚闹奎冻枣撒竖谰蝴拨孟狂黑荧偶实验2 组合逻辑电路设计(一)实验2 组合逻辑电路设计(一) 四．实验报告要求 1 ．写出电路设计的过程(分析/真值表/函数表达式)。 2 ．画出实验电路图。 3 ．验证逻辑功能。 4 ．总结实验收获、体会。 注意事项： 1、74LS138和74LS20的电源和地必须都接+5V和地。 2、必须先测试74LS138和74LS20的逻辑功能。 74LS20的逻辑功能检查与74LS00的逻辑功能检查相同。 3、注意74LS138的使能端， 74LS138必须在工作状态。 区缎元恭粮颖允蚀堤恭里堵来胰簧舌质施爵效调购饯主制收泥社雾粹诡息实验2 组合逻辑电路设计(一)实验2 组合逻辑电路设计(一) 1 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 1 0 1 0 - 0 0 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 A B J0 J 返回 嫩刽砸赢垣浇湿界盂袜替憾墒谓拇瞅搽骤惊牌西玲翅沼钞葡岛族峻何沃摄实验2 组合逻辑电路设计(一)实验2 组合逻辑电路设计(一)